一種全集成型CMOS LDO線(xiàn)性穩壓器設計

3 仿真驗證
該電路采用SMIC 0．25μm CMOS工藝實(shí)現，輸入電源電壓為2．5 V，輸出電壓為1．2 V，作為芯片模擬部分的電源。LDO的環(huán)路穩定性采用Spectre stb仿真，結果如圖5所示，負載電流從1 mA變化到100 mA，整個(gè)系統相位裕度均在40°以上，系統穩定。圖6為負載電流從1 mA到100 mA轉換時(shí)，輸出電壓和輸出電流瞬態(tài)響應曲線(xiàn)。從圖中可以看出，瞬態(tài)響應過(guò)沖小于20 mV，無(wú)振鈴現象產(chǎn)生。圖6為仿真的電源電壓抑制比(PSRR)。低頻時(shí)PSRR好于75 dB。整個(gè)LDO包括基準電壓源共消耗靜態(tài)電流390 μA。

4 結語(yǔ)
本文設計了一種全集成型LDO線(xiàn)性穩壓器，采用一種簡(jiǎn)單的頻率補償電路，通過(guò)輸出反饋電路引入零點(diǎn)，抵消了LDO產(chǎn)生第二個(gè)極點(diǎn)，獲得較好的穩定性。此方法結構簡(jiǎn)單、不損失環(huán)路開(kāi)環(huán)增益、帶寬高，而且所需要的補償電容小，節省芯片面積和輸出引腳。