一種DC/DC變換器中差分延遲線(xiàn)ADC的實(shí)現

摘要：文中介紹了一種無(wú)需外部時(shí)鐘、可抵消部分工藝偏差的差分延遲線(xiàn)ADC，并對其建模。該ADC結構簡(jiǎn)單、控制信號在內部產(chǎn)生、轉換速率快、功耗低，可應用在高頻數字DC/DC控制芯片中。在0.13μmCMOS工藝下仿真表明，在采樣電壓0.7～1.5V范圍內，該ADC輸出沒(méi)有明顯偏移，線(xiàn)性度良好。

　　關(guān)鍵詞：DC/DC;延遲線(xiàn)ADC;DPWM

　　傳統的DC/DC變換器一般采用模擬控制方式，它具有體積小，功耗低等優(yōu)點(diǎn)，但易受噪聲影響。而數字控制的DC/DC變換器對工藝參數和環(huán)境不敏感、控制算法可通過(guò)編程實(shí)現、易于集成，且能大大縮短產(chǎn)品的開(kāi)發(fā)周期。

　　1 DC/DC變換器結構

　　數字控制器主要由模數轉換器(ADC)、數字補償器(Digital Compensator)和數字脈沖寬度調制器(DPWM)組成。一種常用的數字控制器如圖1所示。主電路輸出電壓與基準電壓經(jīng)ADC進(jìn)行比較并轉換為相應的數字誤差信號，數字補償器則根據誤差進(jìn)行補償得到給定數字信號。經(jīng)DPWM轉換成時(shí)間信號，控制主電路開(kāi)關(guān)通斷。

　　2 延遲線(xiàn)ADC

　　標準CMOS工藝下一個(gè)邏輯門(mén)延遲td與電源電壓VDD叻有這樣一個(gè)關(guān)系

　　其中，K是一個(gè)與器件和工藝有關(guān)的常數，Vth是MOS器件的閾值電壓。當VDD大于Vth時(shí)，td可看作與VDD成反比。

　　延遲線(xiàn)ADC由延遲鏈、寄存器組和譯碼電路組成，結構如圖2所示。一串延遲單元組成延遲鏈。一種可行的延遲單元的結構如圖3所示。它由一個(gè)反相器與一個(gè)或非門(mén)級聯(lián)得到。每個(gè)延遲單元都有一個(gè)輸入端，一個(gè)復位端和一個(gè)輸出端。

　　給定一個(gè)開(kāi)始信號AD_Stan，經(jīng)一定時(shí)間間隔后產(chǎn)生一個(gè)采樣脈沖信號sample，作為D觸發(fā)器的控制信號。在采樣信號有效時(shí)對D觸發(fā)器的輸入信號進(jìn)行鎖存，將D觸發(fā)器的輸出信號送至譯碼電路得到最后的誤差信號。圖4是延遲線(xiàn)ADC的時(shí)序圖，假設圖2中n=8。在采樣信號有效時(shí)，AD_Start信號正好傳到第5個(gè)延遲單元，于是q1～q5輸出為1，q6～q8輸出為0。采樣電壓越大，延遲時(shí)間td越小，信號傳播得越快，輸出的溫度計碼中的1的個(gè)數越多。譯碼電路再將溫度計碼轉換為所需要的二進(jìn)制碼。延遲線(xiàn)ADC即通過(guò)輸入電源對延遲鏈供電，根據延遲鏈延遲時(shí)間的大小來(lái)確定輸入的大小。

上一頁(yè) 1 2 下一頁(yè)