基于FPGA和DDS的數控信號源的設計與實(shí)現
作者：
時(shí)間：2012-04-23
來(lái)源：網(wǎng)絡(luò )
收藏
英飛凌汽車(chē)電子生態(tài)圈
掃碼關(guān)注
獲取最新最全汽車(chē)電子
技術(shù)方案與實(shí)用技巧
3 系統仿真與驗證
在QuartusIl開(kāi)發(fā)平臺中，將在FPGA中實(shí)現的各個(gè)模塊連接起來(lái)得到系統頂層模塊，其仿真結果如圖7所示。仿真時(shí)系統時(shí)鐘頻率設置為與硬件系統時(shí)鐘一樣fclk=50 MHz，則時(shí)鐘周期為20 ns。圖7是在Mode=5×107，N=32，Fword=(E883CO)H時(shí)的仿真結果，其中圖7(a)，圖7(b)和圖7(c)分別是正弦波、方波和三角波的仿真波形，從仿真圖中觀(guān)察它們的波形周期均為2．1μs，即換算成頻率是476．190 kHz。從圖7(b)和圖7(c)看出，波形轉換快速，只需6個(gè)時(shí)鐘周期即約為12．3μs。本文引用地址：http://dyxdggzs.com/article/177446.htm
系統FPGA芯片采用EP2C8Q208，系統時(shí)鐘50 MHz。D／A轉換采用8位無(wú)符號DAC0832集成電路，低通濾波器采用LM324集成電路和RC網(wǎng)絡(luò )組成的有源低通濾波器。
系統仿真正確后，將設計代碼下載到FPGA芯片中，然后用示波器測試輸出波形結果如圖8所示。其中圖8(a)是在頻率控制字與仿真圖一致時(shí)，示波器的測量結果。從圖8中看出，系統能夠正確輸出正弦波、方波和三角波，而且輸出頻率為7 MHz時(shí)波形質(zhì)量依然良好。
4 結束語(yǔ)
介紹了一種基于FPGA和DDS技術(shù)的數控信號源的設計和實(shí)現方法，并給出系統仿真和硬件測試結果。設計方案主要在FPGA芯片內實(shí)現，外圍電路簡(jiǎn)單。設計的系統能夠輸出正弦波、方波和三角波，輸出波形在整個(gè)頻率范圍內波形質(zhì)量均好，精度達0．03Hz。
評論