創(chuàng )新的低待機損耗解決方案應用于反激式轉換器

節能技術(shù)在當今電子行業(yè)中，已成為一個(gè)熱點(diǎn)，其中最受關(guān)注的是待機功耗。相當一部分產(chǎn)品有一定比例的時(shí)間處于輕載或待機(空載)工作模式，而“能源之星”等規范標準在致力于提升電子設備所用電源適配器工作效能的同時(shí)，也注重提升輕載效能及降低待機功耗。為了降低待機功耗，來(lái)滿(mǎn)足最新的“能源之星”規 范，飛兆半導體已將許多全新省電技術(shù)與功能應用于反激式轉換器 (flyback converter)。根據實(shí)驗的結果，在交流輸入電源為230V情況下，將可以實(shí)現30mW極低的待機功耗。

本篇文章將探討一些創(chuàng )新技術(shù)，包括：內建高壓?jiǎn)?dòng)電路、待機時(shí)的極端脈沖降頻模式(Deep Burst Mode)、極低的工作電流以及高壓組件放電 X電容技術(shù) (Ax-CAP™)，以便節省放電電阻的功耗與使用，以上這些省電方法將使電源設計轉向低成本、省電和高效率的最佳電源解決方案。

簡(jiǎn)介

美國能源之星(ENERGY STAR) 從2009 年1 月起，針對無(wú)載的電源消耗訂定了嚴格的規范，表一所列是在不同的額定瓦數下的詳細規定。

表一、 EPS v2.0 無(wú)載時(shí)能源損耗標準

當前，能源之星規范已不足以作為新一代電子產(chǎn)品對節能的要求，世界大廠(chǎng)如蘋(píng)果、惠普和戴爾等響應環(huán)保議題，已經(jīng)積極提出更為嚴苛的規范，對此，飛兆半導體已將無(wú)載損耗門(mén)檻降低至30mW。

圖一中為典型的反激式轉換器，下面分析電源轉換器在無(wú)載下的損耗。主要的損耗 (不含變壓器損耗) 包括了開(kāi)關(guān)損耗(Switching loss) 以及由控制電路組件所造成的損耗。表二分別對這些主要損耗列出損耗估算式和一般的改進(jìn)對策。

圖一、典型的反激式轉換器電路

表二、無(wú)載的主要損耗分析表(不含變壓器損耗)

這些主要的無(wú)載或極輕載損耗，如圖一所示將被劃分A、B和C三個(gè)區域來(lái)討論，應用飛兆半導體的創(chuàng )新技術(shù)，可分別降低這三部分的損耗。

首先為A區域，A區域里有消除電磁干擾的X電容器與并聯(lián)的安規放電電阻，基本上這器件的選用必須符合安規等式(1)，其中安規規定的放電時(shí)間須滿(mǎn)足于1秒 內;并聯(lián)接線(xiàn)方式勢必于安規電阻上會(huì )有電能的功耗，且與輸入電源電壓的平方成正比增加，這個(gè)功耗可利用等式(2)得知，例如當輸入電源為264V且放電電 阻為2MΩ時(shí)，將會(huì )有可觀(guān)的35mW在此區域消耗。

FAN6756使用創(chuàng )新的內部高壓器件對 X電容放電技術(shù)(Ax-CAP™)，消去放電電阻的功耗并不需此電阻的使用仍可通過(guò)安規認證。

在圖二中，當于無(wú)載或極輕載時(shí)拔去輸入電源插頭時(shí)，交流電壓(VAC)會(huì )保持在一個(gè)近似穩定的電壓加在X電容器兩端，FAN6756通過(guò)HV引腳的取樣邏輯去得知VAC 的電壓變化，這個(gè)邏輯電路內部設置有一個(gè)比較電壓 (VThreshold)去檢測是否VAC電壓值在芯片設定的延時(shí)時(shí)間(debouncing)內始終高于這個(gè)比較電壓 (VThreshold)，如果確認此時(shí)為拔插頭的狀況，FAN6756 將HV腳通過(guò)內部開(kāi)關(guān)管連接至VDD，利用高壓?jiǎn)?dòng)電流將X電容上的電荷釋放;此功能只在無(wú)載或極輕載條件下有效，而取樣邏輯的判斷時(shí)間約為40ms。

圖二 、拔去輸入插頭的相關(guān)電壓行為

從圖三中可得知HV引腳功能包括高壓?jiǎn)?dòng)、輸入電壓取樣電路和X電容放電機制， M1開(kāi)關(guān)是連接高壓和VDD之間的橋梁，由UVLO來(lái)控制。M1開(kāi)關(guān)和R2路徑用來(lái)實(shí)現高壓?jiǎn)?dòng)功能， M3開(kāi)關(guān)是通過(guò)一個(gè)頻率信號控制來(lái)做輸入電壓取樣控制，R2和R1分壓形成一個(gè)輸入電壓 (VINAC)的取樣到比較器的反相輸入端;VINAC是用來(lái)偵測輸入電源的電壓值;VREF是用來(lái)做為放電判斷的參考電壓。假如VINAC總是高于 VREF，M2開(kāi)關(guān)將被閉合，VDD電位將被放電到VDD_OFF，使得UVLO保護觸發(fā)，UVLO保護將打開(kāi) M1開(kāi)關(guān)并關(guān)閉M2，HV引腳將從X電容汲取所需的啟動(dòng)電流對VDD的電容重新充電，以達到放電功能。

圖三、HV引腳的邏輯電路圖

接下來(lái)介紹如何改進(jìn)B區域的損耗，于B區域致力的目標是降低功率晶體管和 IC的功耗。功率晶體管主要功耗因素有VDD電壓、Burst的時(shí)間長(cháng)短和開(kāi)關(guān)頻率(FSW) 如等式(3)所示，在一般工作模式中(非保護模式)，FAN6756使用創(chuàng )新技術(shù)去產(chǎn)生極低的UVLO電壓約為6.5V，所以輔助繞組電壓設定將可大幅降低;其次將Burst時(shí)間延長(cháng)，降低在無(wú)載或極輕載時(shí)的工作頻率與脈沖頻率(fBurst)使FAN6756進(jìn)入極端脈沖降頻模式，進(jìn)而降低開(kāi)關(guān)損耗;另一方面在柵極無(wú)輸出的情況下讓IC的工作電流(IOP_Gate-off) 降低，以減少如等式(4)所示的IC靜態(tài)損耗。圖四為于高壓無(wú)載條件下的實(shí)際量測波形，輔助繞組電壓平均值大約為12V而柵極與柵極驅動(dòng) 之間的距離大約為1.12秒，此種方法可以降低 B 區域**率晶體管和 PWM IC 的功耗。圖五定義出等式 (3) 與等式 (4) 中的相關(guān)參數。