ADC信號鏈中放大器噪聲對總噪聲的貢獻

簡(jiǎn)介

當模數轉換器(ADC)的模擬輸入被驅動(dòng)至額定滿(mǎn)量程輸入電壓時(shí)，ADC提供最佳性能。但在許多應用中，最大可用信號與額定電壓不同，可能需要調整。用于滿(mǎn)足這一要求的器件之一是可變增益放大器(VGA)。了解VGA如何影響ADC的性能，將有助于優(yōu)化整個(gè)信號鏈的性能。

本文分析一個(gè)采用雙通道16位、125/105/80 MSPS、流水線(xiàn)ADC AD9268和超低失真中頻VGA AD8375 的電路中的噪聲。信號鏈包括一個(gè)VGA(在+6 dB增益設置下使用)、一個(gè)五階巴特沃茲低通濾波器(–3 dB滾降頻率為100 MHz)和ADC。本文將給出放大器和濾波器的噪聲計算，因為這些噪聲決定ADC在目標頻段內的動(dòng)態(tài)性能。

問(wèn)題

許多采用高速ADC的實(shí)際應用都需要某種驅動(dòng)器、放大器或增益模塊，用以將輸入信號縮放到滿(mǎn)量程模擬輸入范圍1，確保獲得最佳 信噪比 (SNR)和無(wú)雜散動(dòng)態(tài)范圍(SFDR)。此外，差分放大器也可以將單端信號轉換為差分信號來(lái)驅動(dòng)ADC。這些器件都是有源器件，因而會(huì )增加ADC前端的噪聲。此噪聲在工作帶寬內的積分會(huì )降低轉換性能。模擬輸入范圍

輸入頻率/帶寬

所需分辨率/SNR

所需SFDR

某些應用同時(shí)要求高動(dòng)態(tài)范圍和高分辨率。AD9268在70 MHz中頻提供78.2 dBFS(dB相對于滿(mǎn)量程)的SNR和88 dBc的SFDR，非常適合此類(lèi)應用。

在系統層面，ADC前端可以使用放大器、變壓器或巴倫，但使用放大器的實(shí)現方案最為常見(jiàn)。使用放大器的原因可以是下面的一條或幾條：

為輸入信號提供增益以提高ADC分辨率。

緩沖或變換輸入源與ADC之間的阻抗。

將單端輸入信號轉換為差分輸出信號。

AD8375 VGA可以用來(lái)將單端信號轉換為差分信號，同時(shí)它能在不同增益設置下保持高線(xiàn)性度和一致的噪聲性能。這些特性使它成為在較高中頻下驅動(dòng)ADC的上好選擇。糟糕的是，信號鏈中的有源器件(即放大器)，可能會(huì )限制ADC的性能。

示例

圖1給出了噪聲計算所用的電路拓撲結構。AD8375具有高阻抗差分輸出(16 kΩ||0.8 pF)。放大器通過(guò)一個(gè)五階低通抗混疊濾波器(AAF)與ADC接口，該AAF具有100 MHz帶寬和150 Ω輸入/輸出阻抗。圖1所示電路的頻率響應如圖2所示。

圖1. AD8375、AAF和AD9268信號鏈

圖2. AD8375、AAF和AD9268信號鏈的頻率響應

性能

系統設計師不會(huì )期望驅動(dòng)ADC輸入端的放大器降低系統的總體動(dòng)態(tài)性能，但針對某一應用選擇的驅動(dòng)器和ADC組合，并不意味著(zhù)它能在另一應用中提供同樣出色的性能。利用本文所述技術(shù)，系統工程師可以在選擇放大器之前估計預期的性能。

圖3顯示了兩種不同的設置。圖3(a)利用無(wú)源耦合連接轉換器，是客戶(hù)評估板的默認選項。無(wú)源前端網(wǎng)絡(luò )利用變壓器或巴倫，以及一個(gè)滾降頻率約為200 MHz的無(wú)源低通濾波器，將單端信號轉換為差分信號。圖3(b)顯示的可選放大器路徑。這兩種設置貢獻的噪聲比較如下。利用低中頻(10 MHz)時(shí)的單音快速傅里葉變換(FFT)來(lái)計算放大器增加的噪聲。

圖3. 典型ADC前端：(a) 無(wú)源;(b) 有源

噪聲分析通常使用兩種技術(shù)，但每種技術(shù)都很麻煩。噪聲譜密度(NSD)定義單位帶寬的噪聲功率。對于A(yíng)DC，其單位為均方dBm/Hz或dBFS/Hz;對于放大器，其單位為均方根nV/√Hz。用放大器驅動(dòng)ADC時(shí)，這種單位的不一致性構成系統噪聲計算的障礙。

噪聲系數(NF)是輸入SNR與輸出SNR的對數比，用dB表示。這一特性通常為RF工程師所用，在純RF環(huán)境下很有意義，但在帶ADC的信號鏈中使用NF計算，可能會(huì )導致令人誤解的結果。

另一種更有效的技術(shù)是對噪聲密度進(jìn)行“反歸一化”處理，將其表示為均方根噪聲電壓，而不是均方電壓。這種方法直截了當，能夠對系統噪聲進(jìn)行清晰的分析，下面將予以說(shuō)明。

圖4和圖5分別顯示這兩個(gè)前端的低頻單音FFT。注意，無(wú)源前端的SNR為77.7-dBFS，而有源前端的SNR為72.5-dBFS，比ADC的預期性能低5.2 dBFS。

圖4. 圖3a電路10 MHz模擬輸入音的FFT