便攜式功率分析儀設計-----硬件設計（三）

3.3.4.2可變增益放大器

由于在信號調理通道上使用了具有較大衰減的無(wú)源衰減網(wǎng)絡(luò )，為動(dòng)態(tài)調整A/D的采樣范圍，我們在A(yíng)/D采樣模塊之前加入一個(gè)可變增益放大器，以達到對微小信號或過(guò)大信號仍然能夠進(jìn)行采樣。我們選用了AD8369，AD8369是一種以分貝為單位的線(xiàn)性數字可變增益放大器(DVGA)，該芯片具有45dB的增益調節范圍，3dB步長(cháng)，工作頻率從低頻到400 MHz，20 MHz帶寬內增益波動(dòng)小于0.1 dB.AD8369的增益控制是通過(guò)一個(gè)數字接口(串行或并行)實(shí)現的。

AD8369的內部電路結構由一個(gè)7階R-2R梯形電阻衰減網(wǎng)絡(luò )、固定增益放大器、3dB開(kāi)關(guān)衰減器、互補電流源輸出網(wǎng)絡(luò )、偏置電路、增益步進(jìn)控制電路和數字接口等部分組成。AD8369工作時(shí)，數字接口(并口或SPI串口)接收的4位二進(jìn)制增益控制代碼，其高3位用于控制跨導單元和梯形電阻衰減網(wǎng)絡(luò )，實(shí)現步長(cháng)6 dB、最大42 dB的增益調節，最低位用來(lái)控制3 dB開(kāi)關(guān)衰減器，并配合前面的電阻衰減網(wǎng)絡(luò )，最終實(shí)現在45 dB增益調節范圍內，3 dB步長(cháng)的數字增益調節功能。AD8369的輸出電路采用兩對互補電流源的全差分形式，差分輸出阻抗200Ω。AD8369的電壓增益可以用(3-10)式計算：

式中RL是外接負載電阻，單位是歐姆;n是增益控制代碼，最小是0，最大是15.由圖3-14可知，當增益控制代碼不變時(shí)，負載RL增大，則芯片的增益提高;當負載電阻一定時(shí)，在整個(gè)45 dB增益調節范圍內，AD8369的增益與增益控制代碼之間都能保持良好的，以分貝為單位的，3dB步進(jìn)的線(xiàn)性關(guān)系。

同時(shí)，AD8369在從低頻到400 MHz工作頻率范圍內都能保持3dB步進(jìn)和相對較平坦的頻響特性。當工作頻率低于300 MHz時(shí)，其噪聲系數基本可保證小于7 dB.由此可以滿(mǎn)足信號通道的要求。

3.3.4.3 A/D采樣

A/D轉換器是整個(gè)功率分析儀的重要組成部分之一，A/D轉換器作為將模擬量轉換為數字量的作用，可以將我們獲得的峰值電壓轉化為數字量，通過(guò)單片機讀人存儲器，通過(guò)功率和峰值電壓的線(xiàn)性關(guān)系，可以計算處理的到信號的功率。A/D轉換的基本原理是，它通常有四個(gè)環(huán)節：采樣，保持，量化，編碼。其中量化和編碼是必不可少的核心工作。采樣是指對輸入的模擬信號按一定的采樣速率f s即按一定的時(shí)間間隔進(jìn)行抽樣。采樣實(shí)質(zhì)就是對模擬信號進(jìn)行時(shí)間分隔，把連續的模擬量離散化，對采量速率要求f s≥2f min，即至少是模擬信號最低頻率的2倍以上。采樣得到的離散模擬電壓必須保持一段時(shí)間以保證量化和編碼工作的完成。量化是A/D轉換器的關(guān)鍵一步，是對采樣到的模擬信號進(jìn)行幅度分割，既在幅值上使其離散化。具體的做法是用足夠曉得標準單位一量化單位△來(lái)量度采樣值并取整數倍，量化誤差為±1△或±1/2△。量化取整所獲離散幅值通過(guò)編碼形成二進(jìn)制或BCD代碼的數字量輸出。A/D轉換器主要考慮的是轉換的精度和速度的問(wèn)題。由Dn = 2n /Vr*Ui(Dn為n維數據的輸出，Ui是輸入的模擬電壓，Vr為基準電壓)?？芍?，位數越高轉化后的精度越高。根據我們需要達到的功率精度，我們可以選擇恰當位數的A/D轉換器。采樣電路也是峰值功率測量的主要部分。其采樣速率直接影響了儀器所能獲取的最窄脈沖調制信號，其A/D轉換位數影響著(zhù)功率測量精度，并且其性能的好壞對整個(gè)系統工作的穩定性起著(zhù)決定性作用。A/D采樣得到的數據存入FPGA中的FIFO中，然后傳給ARM芯片進(jìn)行計算處理。

本系統接收信號的最窄調制脈寬為400ns，由奈奎斯特采樣定理知采樣頻率必須大于被測信號最大頻率的兩倍，才能不失真的恢復原信號。但實(shí)際上以奈奎斯特頻率采樣很難獲得采樣精度的，所以通常是以信號頻率的5～10倍的頻率去采樣。為了能準確地反映信號的大小，要求A/D采樣的采樣率不得低于12.5MHz.為保證其對輸入信號細致特征的捕獲能力，故暫選用8位的AD9480高速ADC.

此款ADC具有250msps轉換速率，同時(shí)保持±0.25LSB的微分線(xiàn)性誤差(DNL)即使工作在250M采樣率的情況下仍然僅有590 mW的較低功耗。AD9480支持多路分配的TTL/CMOS輸出邏輯和低電壓差分信號(LVDS)輸出，以便兼容現有的和下一代的專(zhuān)用集成電路(ASIC)。在CMOS多路分配模式下，AD9480可以交叉存儲模式或并行模式，并以半時(shí)鐘速率在兩個(gè)8位通道中移動(dòng)數據。當工作在LVDS輸出模式時(shí)，AD9480通過(guò)單一輸出通道以全時(shí)鐘速率輸出數據。

這款8位AD9480 ADC除了支持LVDS輸出簡(jiǎn)化設計考慮，還具有46.4dB信噪比(SNR)和無(wú)失碼等特點(diǎn)。AD9480在-40℃～+85℃的整個(gè)工業(yè)溫度范圍內提供±0.35LSB的DNL.該轉換器采用3.3V單電源供電并且包含一個(gè)內部基準電壓源和采樣跟蹤保持電路。AD9480與ADI公司的AD9041A高速ADC具有相同的引腳配置，允許設計工程師通過(guò)電路板修改升級其產(chǎn)品，從而降低系統開(kāi)發(fā)成本。在系統工作時(shí)，AD9480工作在LVDS輸出模式下，根據不同時(shí)基所提供的不同時(shí)鐘，以全時(shí)鐘速率采集數據。根據采樣定律，采樣率最高為250MHz的高速A/D轉換器，能夠滿(mǎn)足對信號頻率為50MHz以下信號的實(shí)時(shí)采集，由于檢波器AD8318的最小響應時(shí)間為8ns，這使得AD8318對射頻脈沖的檢波能力為50MHz左右，故A/D采樣芯片采樣速度能夠滿(mǎn)足需要。

3.3.5控制電路的設計

3.3.5.1 ARM芯片簡(jiǎn)介及其外圍電路連接

LPC2138微控制器是基于一個(gè)支持實(shí)時(shí)仿真和嵌入式跟蹤的32位ARM7TDMI-S CPU，并帶有512kB嵌入的高速Flash存儲器。128位寬度的存儲器接口和獨特的加速結構使32位代碼能夠在最大時(shí)鐘速率下運行。對代碼規模有嚴格控制的應用可使用16位Thumb模式將代碼規模降低超過(guò)30%，而性能的損失卻很小。

較小的封裝和很低的功耗使LPC2138特別適用于訪(fǎng)問(wèn)控制和POS機等小型應用中;由于內置了寬范圍的串行通信接口和32kB的片內SRAM，它們也非常適合于通信網(wǎng)關(guān)、協(xié)議轉換器、軟件modem、語(yǔ)音識別、低端成像，為這些應用提供大規模的緩沖區和強大的處理功能。多個(gè)32位定時(shí)器、2個(gè)10位8路的ADC、10位DAC、PWM通道、47個(gè)GPIO以及多達9個(gè)邊沿或電平觸發(fā)的外部中斷使它們特別適用于工業(yè)控制應用以及醫療系統。

主要特性：

32位ARM7TDMI-S核，超小LQFP64封裝。

32kB的片內靜態(tài)RAM和512kB的片內Flash程序存儲器。128位寬度接口/加速器可實(shí)現高達60 MHz工作頻率。

通過(guò)片內boot裝載程序實(shí)現在系統編程/在應用編程(ISP/IAP)。單個(gè)Flash扇區或整片擦除時(shí)間為400ms.256字節行編程時(shí)間為1ms.

EmbeddedICE RT和嵌入式跟蹤接口通過(guò)片內RealMonitor軟件對代碼進(jìn)行實(shí)時(shí)調試和高速跟蹤。

2個(gè)8路10位的A/D轉換器，共提供16路模擬輸入，每個(gè)通道的轉換時(shí)間低至2.44us.

1個(gè)10位的D/A轉換器，可產(chǎn)生不同的模擬輸出。

2個(gè)32位定時(shí)器/外部事件計數器(帶4路捕獲和4路比較通道)、PWM單元(6路輸出)和看門(mén)狗。

低功耗實(shí)時(shí)時(shí)鐘具有獨立的電源和特定的32kHz時(shí)鐘輸入。

多個(gè)串行接口，包括2個(gè)16C550工業(yè)標準UART、2個(gè)高速I(mǎi)2C總線(xiàn)(400 kbit/s)、SPI和具有緩沖作用和數據長(cháng)度可變功能的SSP.向量中斷控制器?？膳渲脙?yōu)先級和向量地址。

小型的LQFP64封裝上包含多達47個(gè)通用I/O口(可承受5V電壓)。

多達9個(gè)邊沿或電平觸發(fā)的外部中斷管腳。

通過(guò)片內PLL(100us的設置時(shí)間)可實(shí)現最大為60MHz的CPU操作頻率。

片內集成振蕩器與外部晶體的操作頻率范圍為1～30 MHz，與外部振蕩器的操作頻率范圍高達50MHz.

低功耗模式：空閑和掉電。

可通過(guò)個(gè)別使能/禁止外部功能和外圍時(shí)鐘分頻來(lái)優(yōu)化功耗。

通過(guò)外部中斷或BOD將處理器從掉電模式中喚醒。

單電源，具有上電復位(POR)和掉電檢測(BOD)電路：

CPU操作電壓范圍：3.0V～3.6 V (3.3 V±10)，I/O口可承受5V的電壓。

ARM7TDMI-S是一個(gè)通用的32位微處理器，它可提供高性能和低功耗。ARM結構是基于精簡(jiǎn)指令集計算機(RISC)原理而設計的。指令集和相關(guān)的譯碼機制比復雜指令集計算機要簡(jiǎn)單得多。這樣使用一個(gè)小的、廉價(jià)的處理器核就可實(shí)現很高的指令吞吐量和實(shí)時(shí)的中斷響應。