便攜式功率分析儀設計-----硬件設計（三）

由于使用了流水線(xiàn)技術(shù)，處理和存儲系統的所有部分都可連續工作。通常在執行一條指令的同時(shí)對下一條指令進(jìn)行譯碼，并將第三條指令從存儲器中取出。

ARM7TDMI-S處理器使用了一個(gè)被稱(chēng)為T(mén)HUMB的獨特的結構化策略，它非常適用于那些對存儲器有限制或者需要較高代碼密度的大批量產(chǎn)品的應用。在THUMB后面一個(gè)關(guān)鍵的概念是“超精簡(jiǎn)指令集”。ARM7TDMI-S處理器基本上具有兩個(gè)指令集：標準32位ARM指令集與16位THUMB指令集。

THUMB指令集的16位指令長(cháng)度使其可以達到標準ARM代碼兩倍的密度，卻仍然保持ARM的大多數性能上的優(yōu)勢，這些優(yōu)勢是使用16位寄存器的16位處理器所不具有的。這是因為T(mén)HUMB代碼和ARM代碼一樣，在相同的32位寄存器上進(jìn)行操作。THUMB代碼僅為ARM代碼規模的65%，但其性能卻相當于連接到16位存儲器系統的相同ARM處理器性能的160%.

如圖3-15所示，由于LPC2138芯片的高速、低功耗和低工作電壓導致其工作噪聲容限較低，對電源的紋波、瞬態(tài)響應性能、時(shí)鐘源的穩定性和電源監控可靠性等方面也提出了更高的要求。

LPC2138可使用外部晶振或時(shí)鐘源，內部PLL電路可調整系統時(shí)鐘，使系統運行速度更快(CPU最大操作時(shí)鐘為60MHz)。倘若不使用片內PLL功能及ISP下載功能，則外部晶振頻率范圍是1～30MHz，外部時(shí)鐘頻率范圍是1～50MHz;若使用片內PLL功能或ISP下載功能，則外部晶振和外部時(shí)鐘頻率范圍均為10～25MHz.本設計使用了12MHz外部晶振，XTAL1和XTAL2為外部時(shí)鐘輸入腳，分別接12MHz無(wú)源晶震的兩端。由于LPC2138內部已經(jīng)集成了反饋電阻，只需要在無(wú)源晶振的兩端各接一個(gè)電容就可以起振。根據LPC2138的芯片手冊查表可知，12MHz無(wú)源晶振的外接負載電容應為18pF.此外，為了使系統更容易起振，在晶振的兩端并接了一個(gè)1MΩ的電阻。

RESET引腳是一個(gè)施密特觸發(fā)的復位端，帶有一個(gè)額外的干擾濾波器。復位干擾濾波器使處理器可以忽略非常短的外部復位脈沖，它決定了RESET保證LPC2138芯片復位所必須保持的最短時(shí)間不得小于300ns.在本系統中，LPC2138上電后即開(kāi)始工作，中間不需要進(jìn)行復位。而且為了保證系統的穩定性，要求LPC2138在工作過(guò)程中不得復位。因此本系統的復位電路采用了專(zhuān)用微處理器電源監控芯片SP708S，以提高系統的穩定性。MR是SP708S的復位脈沖輸入腳，當MR引腳上出現低電平時(shí)，SP708S立即輸出復位信號，RESET引腳輸出低電平使LPC2138復位。根據系統實(shí)際要求，現將MR引腳懸空，不接任何復位信號，系統上電后，SP708S的RESET引腳即輸出恒為高(3.3VCC)，保證系統在整個(gè)工作過(guò)程中不復位。

LPC2138的47個(gè)IO口被分為二組(P0口，P1口)，P0組有31個(gè)，P1組有16個(gè)，均可通過(guò)設置相應的管腳功能選擇寄存器來(lái)實(shí)現第二功能。本設計中，LPC2138與器件的連接采用雙向I/O方式，將P0口和P1口設為普通I/O接口，利用P0口的16個(gè)I/O口作為數據/地址線(xiàn)(低8位數據/地址復用，高8位為地址線(xiàn))。雖然整個(gè)系統中的數據最寬為12位(12位的A/D采樣數據)，但是由于選用了8位A/D芯片AD9480，所以數據輸入輸出線(xiàn)也相應的設為8位寬(P0.8～P0.15)，LPC2138提供I 2 C總線(xiàn)和串行總線(xiàn)，但在系統實(shí)際設計中，我們利用通用I/O口模擬總線(xiàn)傳輸方式，利用P0.27～P0.30模擬ARM的讀寫(xiě)控制WR，RD以及ALE，CS.

JTAG接口電路采用ARM公司提出的標準20腳JTAG仿真調試接口，JTAG信號的定義及與LPC2138的連接電路如圖3-15所示。LPC2138支持通過(guò)JTAG串行端口進(jìn)行仿真和調試。跟蹤端口允許跟蹤程序的執行。調試和跟蹤功能只在GPIO的P1口復用。這意味著(zhù)當應用在嵌入式系統內運行時(shí)，位于P0口的所有通信、定時(shí)器和接口外設在開(kāi)發(fā)和調試階段都可用。同時(shí)，ARM的P1.16～P1.23口通過(guò)連接JTAG插座，外接控制鍵盤(pán)。

3.3.5.2 D/A轉換電路

本設計系統中D/A轉換電路輸出主要用于調整通道直流偏置以及為比較器提供外部參考電壓。D/A轉換器的轉換精度決定了通道偏置調整的步進(jìn)的最小值，同時(shí)也決定了外部觸發(fā)器的工作精度。因此，應當根據系統的需要選擇適當位數的D/A轉換器。本設計采用TI公司的4通道，8位D/A轉換器TLC5620.其特性如下：

四路8位電壓輸出D/A轉換器;

5V單電源工作;

串行總線(xiàn)接口;

高阻抗參考電壓輸入;

可編程1至2倍輸出范圍;

可方便地同時(shí)輸出更新;

內部上電復位;

低功耗;

半緩沖輸出。

本設計中，TLC5620的外圍連接電路如圖3-16所示。圖中，REFA～REFD為參考電壓輸入端，這里均接到一個(gè)穩定的2.5V電源上。TLC5620輸出信號(DACA～DACD)的電壓范圍可編程選擇為參考電壓的一倍或兩倍。LOAD、CLK、DATA為T(mén)LC5620的串行總線(xiàn)接口，通過(guò)這三根總線(xiàn)可對TLC5620編程實(shí)現數字控制。本設計中這三根總線(xiàn)與FPGA相連，實(shí)現由FPGA控制TLC5620相應通道的輸出電壓。

此外，TLC5620的信號輸出端帶有施密特觸發(fā)器，從而使信號輸出端(DACA～DACD)具有較高的噪聲抑制能力。為了進(jìn)一步減小控制電壓上的噪聲，本設計中還在每個(gè)輸出端DACA～DACD各加了一個(gè)0. 1μF的電容進(jìn)行濾波。由圖3-18可以看出，TLC5620的通道A和通道B分別被用來(lái)作為信號通道偏置調整和外部比較器的比較電平，還需要在這兩個(gè)通道的輸出各加一級運放使其輸出V G1和V G2能夠在-2.5V～2.5V之間調整，本設計選擇雙通道的運放TL072.其負向輸入端接2.5V，在TL072的兩路輸出端均加了33μF和10μF的電容對此增益控制電壓進(jìn)行濾波，濾波后的電壓分別送去信號通道和比較器。