數字電源排序

對于實(shí)際的設計，不要擔心電源層級體系或邏輯是否正確。要緊的是這種結構“類(lèi)型”所產(chǎn)生的影響。我們來(lái)研究一下其優(yōu)缺點(diǎn)。

從好的方面來(lái)說(shuō)，不管是在原理上還是對于實(shí)現，它都是很簡(jiǎn)單的。添加LED指示器或者利用一個(gè)FPGA或微處理器的GPIO來(lái)讀取電源良好信息將非常容易。如果出現故障情況，POWER GOOD將讓系統知道某個(gè)電源軌發(fā)生了故障。

從壞的方面來(lái)說(shuō)，假如存在某種故障，而且倘若系統必須關(guān)斷所有的電源，那么就必須按照與其上電時(shí)相同的順序把它們逐個(gè)關(guān)斷(別無(wú)選擇)。這意味著(zhù)，位于最下游的電源軌將由于失去電源而斷電，而不是通過(guò)其控制引腳來(lái)實(shí)現斷電。

由于沒(méi)有定時(shí)控制，因此將不得不增添額外的電路以在電源軌之間安置延遲。如果在電源軌之間添加一個(gè)延遲，則該延遲將僅適用于上電，因為一個(gè)饋電電源軌上的電源將在斷電時(shí)丟失，因而將在POWER GOOD信號可以使其關(guān)斷之前關(guān)斷其所依賴(lài)的電源軌。

對于這種結構“類(lèi)型”，如果您出現任何錯誤，那么將必需進(jìn)行PCB的重新布局，而且在等待的過(guò)程中，您將被迫修改設計中的導線(xiàn)(別無(wú)選擇)，或者去“享受”漫長(cháng)的休息時(shí)間。

設計方案二

如果我們將邏輯電路集中管理，就能做得更好。一個(gè)可編程器件(例如：FPGA或微處理器)能夠管理所有的邏輯電路。

通過(guò)把所有的邏輯線(xiàn)路均排布至GPIO，控制器即可實(shí)現針對排序順序(接通和關(guān)斷)以及定時(shí)操作的全面控制。其可在希望改變Verilog或C代碼時(shí)隨時(shí)變更。我已經(jīng)標示了控制器上的PMBus(但并未繪出所有的接線(xiàn))，而利用PMBus，控制器現在還能控制電平和故障行為特性。

圖3：采用控制器的電源結構。

就優(yōu)點(diǎn)而言，該設計具有靈活性，而且您不會(huì )陷入焦頭爛額的困境。假如您在控制結構中出錯，無(wú)需重新布局即可加以修復。

就缺點(diǎn)來(lái)說(shuō)，您不得不改變Verilog或C，而且有可能需對固件重新實(shí)施測試和鑒定。另外，這種設計還必需進(jìn)行大量的布線(xiàn)。每個(gè)POL需要5根控制線(xiàn)，而且它們單獨地排布至控制器。假設我們有一個(gè)20軌系統，由于PMBus的原因，將需要42個(gè)GPIO引腳。

所以，這種設計雖然具有靈活性，但需要很多的GPIO并占用大量的PCB面積資源。

設計方案三

當與PMBus及智能數字電源POL組合時(shí)，我們可以采用開(kāi)路漏極控制的特性來(lái)簡(jiǎn)化控制器。

所有的CONTROL引腳連接在一起，而所有的FAULT/引腳連接在一起。這意味著(zhù)一個(gè)20軌系統只需要5根接線(xiàn)，從而使IO引腳的數目減少了8倍。

圖4：簡(jiǎn)化的控制器。