基于FPGA的高精度數字電源

1 引言

在信息技術(shù)高速發(fā)展的今天,電子系統數字化已經(jīng)成為有目共睹的趨勢,從傳統應用中小規模芯片構造電路系統到廣泛地應用單片機,到今天DSP及FPGA在系統設計中的應用,電子設計技術(shù)已邁入了一個(gè)全新階段。FPGA不僅具有容量大,邏輯功能強的特點(diǎn),而且兼有高速、高可靠性。隨著(zhù)EDA技術(shù)的發(fā)展和VLSI工藝技術(shù)的進(jìn)步,特別是軟/硬件IP芯核產(chǎn)業(yè)的迅猛發(fā)展,可編程片上系統(SOPC)己經(jīng)大量使用。本文通過(guò)對高精度數字電源系統的研發(fā),提出了FPGA在數字電源控制器的應用思路。

2 系統組成

本系統是以單片現場(chǎng)可編程門(mén)陣列(FPGA)為基礎的全數字控制的高精度開(kāi)關(guān)電源。數字控制的H橋脈寬調制的DC-DC變換器電源系統如圖1所示。

圖中,功率主電路由三相整流器、低頻LC濾波電路、DC-DC功率變換器、輸出高頻濾波電路等幾部分構成;控制及調節功能主要由基于FPGA的數字電源控制器完成,可以按設計要求來(lái)調節電源輸出電壓、電流。

FPGA中主要分兩大模塊,第一個(gè)模塊是由軟核CPU組成的通訊管理模塊;第二個(gè)模塊由幾個(gè)DSP塊組成,主要完成調節器的PI或PID運算、高分辨率PWM信號的產(chǎn)生以及數字濾波等。

在PWM開(kāi)關(guān)電源中,PWM波形的產(chǎn)生及其準確調制至關(guān)重要。當使用FPGA數字控制器時(shí),電流環(huán)及電壓環(huán)的調節方式為數字化的PI(比例積分)或PID(比例積分微分)調節,反饋電流或電壓信號經(jīng)過(guò)A/D(模擬/數字)轉換后輸入到控制器,由控制器調節脈沖的寬度。

采用上述方案的數字化電源相對于傳統的模擬控制方式,具有顯而易見(jiàn)的優(yōu)勢。對于不同的負載對象,可以通過(guò)在軟件中修改調節器參數來(lái)滿(mǎn)足指標要求,并且可以按照實(shí)際需要自由配置成為單環(huán)或雙環(huán)控制系統。這些都是在軟件中完成的,系統控制調節單元的硬件無(wú)需重復配置。

3 軟核Nios CPU

在QuartusII開(kāi)發(fā)軟件中使用SOPC Builder開(kāi)發(fā)工具可以快速構造一個(gè)Nios軟核CPU,嵌入到FPGA器件中,Nios軟核CPU如圖2所示。在本例中構造了UART-RS232、Ethernet通訊功能,LCD液晶屏顯示功能,數字量、開(kāi)關(guān)量I/O及外部數據存儲管理等功能,通過(guò)Nios II的集成開(kāi)發(fā)環(huán)境Nios II IDE,使用C/C++高級語(yǔ)言對Nios軟核CPU進(jìn)行編程。就能完成FPGA同上位機RS232口或者Ethernet網(wǎng)的通訊、本地信息采集及顯示、數據存儲管理等。在FPGA內部通過(guò)地址總線(xiàn)和數據總線(xiàn)來(lái)管理其他DSP塊或IP核的協(xié)調工作。

4 調節器算法(PI或PID)

調節器的算法在數字電源是一個(gè)至關(guān)重要的環(huán)節,它的好壞直接影響到電源系統的各項性能指標。

以某加速器六極磁鐵所需電源為對象,主要參數如下:

磁鐵:Rm=0.14H,Lm=0.266mΩ

電源:Un=70V,電壓紋波小于1×10-3(1kHz以下);

In=200A,電流紋波小于5×10-5,跟蹤誤差小于1×10-4。

若采用電流單閉環(huán)控制,并采用PI調節器,仿真的系統模型如圖3所示。

圖3中,上位電流給定信號通過(guò)16位DAC轉換后,與DCCT輸出的電流反饋信號進(jìn)行比較,得到誤差信號,此誤差經(jīng)過(guò)誤差放大器放大后送入PI調節器,由調節器的輸出來(lái)控制PWM并驅動(dòng)功率器件,從而實(shí)現負載對象所要求的高精度輸出電流。

在Matlab/Simulink中對圖3所示系統加以斜坡給定,可仿真得到系統響應如圖4所示?？梢钥闯鱿到y無(wú)超調,跟蹤誤差小于0.02A(0.02/200=1×10-4),滿(mǎn)足系統要求的指標。

仿真完成后可以通過(guò)DSPBuilder系統設計工具構造一個(gè)含有HDL語(yǔ)言的PID功能的DSP塊。這個(gè)DSP塊可以作為一個(gè)IP核供FPGA直接調用。其輸出用于PWM調制。

5 高精度PWM脈沖的生成

FPGA實(shí)現PWM部分設計框圖如圖5所示。

PWM的生成主要由脈寬寄存器、緩沖寄存器、周期寄存器、死區寄存器、死區發(fā)生器、數值比較器、控制邏輯等部分組成。脈寬寄存器,決定各路PWM信號的脈寬;緩沖寄存器,實(shí)現對脈寬數據的緩沖;周期寄存器,決定PWM的斬波周期;死區寄存器,決定H橋臂的死區時(shí)間。脈寬寄存器在每個(gè)開(kāi)關(guān)周期更新一次,其輸出數據經(jīng)緩沖后與基準計數器進(jìn)行數值比較,得到各路PWM信號。再經(jīng)死區電路處理,最后產(chǎn)生4路PWM驅動(dòng)信號,驅動(dòng)相應的功率器件。

基準計數器,用來(lái)產(chǎn)生類(lèi)似模擬電路中的三角波基準,是一個(gè)最小計算值為0,最大計算值為周期寄存器中保存的數值、計數方向交替變換的可逆計數器?；鶞视嫈祮卧谧畲笥嫈抵禃r(shí)產(chǎn)生一個(gè)同步信號SYN,當其有效時(shí)將4個(gè)脈沖寬度的數據存入各自的緩沖寄存器,實(shí)現雙緩沖,使各個(gè)脈沖寬度寄存器在SYN無(wú)效時(shí)可依次更新而不影響最終的功率器件導通。

6 結束語(yǔ)

本文以FPGA芯片EP1C20為核心,敘述了實(shí)現數字化電源控制調節器的一種方法,根據現場(chǎng)工藝要求在FPGA中可靈活配置控制方案而無(wú)需重新配置硬件,外圍電路(如ADC、DAC等)選用高精度、低溫漂的器件,從而實(shí)現高精度的數字化電源,這是模擬系統所不及的。同時(shí),由于控制調節的核心采用了數字化電路,系統自身的抗干擾能力明顯優(yōu)于模擬系統。

目前,在很多應用領(lǐng)域中,需要數十臺甚至更多電源同時(shí)協(xié)調工作,即適應網(wǎng)絡(luò )化電源應用,而上述方案的數字化電源,通過(guò)Nios軟核CPU的強大通訊功能,可以很方便的實(shí)現批量電源的網(wǎng)絡(luò )化管理。