LMK0480X 產(chǎn)品供電電源設計指導

Anjin Du / Nick Da ---China Telecom Application Team

摘要

本文主要介紹了 TI 的新一代時(shí)鐘產(chǎn)品 LMK0480X 系列芯片的供電設計以及對時(shí)鐘性能的影響。通過(guò)合理的供電電源電路設計，可以有效地提高芯片性能，降低對供電電源紋波的要求。

1、LMK0480X 供電電路介紹

LMK0480X 系列時(shí)鐘產(chǎn)品是 TI 近年推出的時(shí)鐘抖動(dòng)濾除芯片，采用了兩級鎖相環(huán)級聯(lián)架構。第一級鎖相環(huán)主要利用窄帶環(huán)路濾波器，濾除參考輸入(CLKin)的相位噪聲和雜散，起到時(shí)鐘去抖的作用，利用外部 VCXO 產(chǎn)生一個(gè)干凈的系統參考時(shí)鐘。第二級鎖相環(huán)主要是利用第一級輸出作為其參考時(shí)鐘，生成系統所需要的各種時(shí)鐘頻點(diǎn)，同時(shí)滿(mǎn)足系統設計所需要的相噪、抖動(dòng)和雜散要求。在實(shí)際應用中，外部 VCXO 的選取，環(huán)路濾波器的設計以及各種環(huán)路參數的優(yōu)化，都對最終的時(shí)鐘性能有很大的影響。除這些因素外，芯片的供電設計是應用中需要考慮的另外一個(gè)重要部分，不當的設計會(huì )直接導致輸出時(shí)鐘不能滿(mǎn)足系統的需求，尤其是一些對抖動(dòng)和毛刺要求較高的應用場(chǎng)景。

LMK0480X 芯片的供電電源管腳的分布如上圖所示，大致可以分為以下幾類(lèi)：

本章中主要整體介紹了 LMK0480X芯片內部模塊電路的供電設計。下一章節中將結合實(shí)際實(shí)驗，詳細介紹LMK0480X 的供電電源噪聲對實(shí)際性能的影響。

2、LMK0480X 供電設計和 PSRR 性能測試

2.1 LMK0480X 供電設計原則

針對不同種類(lèi)的供電管腳，對外部的供電電路的需求不同，一般需要遵循的原則如下：

• LMK048XX 所有的供電管腳內部都有一個(gè)集成的高頻去耦電容，由于這個(gè)電容更加靠近芯片，可以排除封裝 bonding 線(xiàn)的寄生電感的影響，去耦的效果比外部的高頻去耦電容( 1nF)更有效。同時(shí)外部的去耦電容容易將地平面的一些高頻干擾引入到芯片的供電管腳，所以一般不建議在 LMK0480X 的所有供電管腳增加 1nF 的去耦電容。

• VCC1，VCC4，VCC9 所負責的芯片內部電路不會(huì )產(chǎn)生噪聲，所以這三個(gè)供電管腳可以連接在一起，共享供電電路;也不需要增加磁珠隔離管腳和總的供電電路，因為磁珠容易影響 VCO 的供電(VCC1)，在輸出形成鼓包。

• VCC6 和 VCC8 是給前后兩級鎖相環(huán)的電荷泵供電，這對芯片的最終性能至關(guān)重要，建議獨立的供電支路。對于 VCC6，由于是給第一級鎖相環(huán)供電，一般第一級鎖相環(huán)的鑒相頻率都比較低，所以供電支路的磁珠可以省去，同時(shí)也可直接把 VCC6 直接接入 VCC1/4/9 的電路。而對VCC8 而言，由于為了增加環(huán)路帶寬，第二級鎖相環(huán)的鑒相頻率比較高(>50MHz),為了防止鑒相頻率泄露到其他供電管腳，要求 VCC8 具有獨立的供電支路，同時(shí)應當增加磁珠以隔離VCC8 和主供電電路的干擾。當鑒相頻率較低時(shí)，可以考慮去掉這個(gè)磁珠。

• VCC5 和 VCC7 主要是給芯片的參考和 VCXO 的輸入輸出提供電源，同時(shí)也給 PLL2 的鎖定指示電路提供電源。對于這些管腳，不需要外部的大的去耦電容和磁珠，以防止一些地平面的干擾串入電源管腳，從而影響 PLL2 的鎖定指示。