LMK0480X 產(chǎn)品供電電源設計指導

• VCC2, VCC3, VCC10, VCC11, VCC12, VCC13 是給芯片的 12 路輸出提供電源(一個(gè)供電管腳負責兩路輸出)。如果其中幾路輸出相同的頻點(diǎn)時(shí)，這幾路的供電可以連接到一起，共享供電支路，簡(jiǎn)化設計。由于輸出頻率都比較高，所以對于這幾路供電管腳建議增加磁珠，以降低芯片開(kāi)關(guān)噪聲對于芯片整體供電的影響，同時(shí)提高通道間的隔離。同時(shí)如前面提到，由于芯片內部已經(jīng)集成了高頻去耦電容，所以不需要外部的去耦電容。

當輸出的頻率較低時(shí)(〈10MHz)，或者輸出單端 LVCMOS 或者高擺幅的 LVPECL 信號時(shí)，為了降低供電環(huán)路的阻抗，建議去掉磁珠或在管腳處增加一個(gè)大一點(diǎn)的去耦電容，提供開(kāi)關(guān)電流。

• 當輸出時(shí)鐘類(lèi)型是 LVPECL 時(shí)，應防止輸出到地有電容。因為這樣很容易形成到地的短路環(huán)路，不僅需要電源管腳提供很大的開(kāi)關(guān)電流，同時(shí)將頻率噪聲引入到地平面，給系統帶來(lái)了干擾。

2.2 PSRR(Power Supplier Rejection Ratio)性能分析

為了表征各類(lèi)不同供電管腳的電源噪聲對 LMK0480X 輸出噪聲的影響，通常采用電源噪聲抑制比 PSRR來(lái)表征鎖相環(huán)芯片的抗電源噪聲能力，本節通過(guò)實(shí)際測試樣例評估 LMK0480X 的供電噪聲抑制性能。

2.2.1 測試設置

PSRR 測試基于 LMK0480X 評估板，在這些測試中，測試框圖如 Figure2，設置如下：

1. 外部 VCXO 使用獨立的干凈電源供電，排除 VCXO 對測試結果的影響。

2. 去掉芯片外部的去耦電容和磁珠，排除這些器件對芯片 PSRR 的影響。

3. 干擾源通過(guò)信號發(fā)生器產(chǎn)生合路進(jìn)入測試的電源管腳。干擾源的頻率從 50KHz 到 2 MHz 連續掃描，測試干擾信號在環(huán)路帶寬內外，對于芯片 PSRR 性能的不同影響。

4. 干擾源輸入信號的擺幅固定在 Vin = 100mV;測量輸出端口載波兩側的對應的干擾源帶來(lái)的雜散(偏移對應的干擾源頻率)的功率 Ps dBm，將 Ps 轉換為電壓幅度 Vs，轉換公式以及 PSRR計算公式如 Equation 1 。

2.2.2 不同供電管腳噪聲對 LMK0480X 輸出噪聲的影響分析

1.當干擾電源輸入到所有的供電管腳，測試所有輸出管腳的 PSRR。如下圖所示，幾乎所有輸出端口的 PSRR 大約是 25dBc。

Figure 3 干擾電源應用到所有供電管腳的 PSRR 測試結果

2.只將干擾源輸入到 LMK0480X 其中一路輸出管腳供電，其它供電管腳都使用干凈的電源，PSRR 測試結果如下圖;可以看到，只有使用干擾電源的那一路 PSRR 結果比較差，其它輸出受到干擾電源的影響不大，都可以達到 60dBc 以上。

在沒(méi)有使用干擾電源的端口加上去耦電容，繼續上面的實(shí)驗發(fā)現，可以發(fā)現受到電源干擾的輸出端口的 PSRR 也略有改善，但仍然是最差。