電能計量芯片Sigma-Delta ADC降采樣濾波器設計（二）

3 補償濾波器的設計

從圖3 可以看出，CIC 濾波器幅頻特性曲線(xiàn)在通帶內并不平坦，在通帶內信號被衰減.為了克服這一缺點(diǎn)，可加入補償濾波器，它的幅頻特性正好與CIC 濾波器相反，完成對頻率響應的補償，從而擴展了系統的頻率特性.

補償的基本原理是使通帶內信號的衰減為零.補償濾波器的幅值響應與(4)式相反。

當R 足夠大時(shí)，補償濾波器的響應接近反SINC 函數，因此補償濾波器也稱(chēng)之為反SINC 濾波器.

補償濾波器一般可借助MATLAB 仿真，再與CIC濾波器級聯(lián)觀(guān)察補償后總的頻率響應是否滿(mǎn)足系統要求，從而得出補償濾波器的參數.圖5 為圖3 中CIC濾波器加入補償后的幅頻特性曲線(xiàn)圖.

在圖3 中，衰減點(diǎn)在1kHz 左右，而從圖5 中可以看出，加入補償濾波器后，衰減點(diǎn)出現在2. 5kHz 左右，因此，補償濾波器可以很好地克服由于CIC 濾波器在通帶內幅值衰減的問(wèn)題.

補償濾波器的采樣頻率為CIC 濾波器降采樣后的頻率( FS / R)，為了避免頻率混疊，其截止頻率的最大值為采樣頻率的一半：FC = (FS / R) / 2.在實(shí)際應用中，為了得到更加理想的頻率特性，截止頻率一般設定為采樣頻率的四分之一，即FC = (FS / R ) /4.

4 實(shí)驗數據以及結論

本設計針對電能計量芯片.Sigma-Delta 的采樣頻率為1792kHz,數字電路工作時(shí)鐘為14kHz.CIC 濾波器的降采樣率R =64.根據經(jīng)驗，當CIC 濾波器的階數比Sigma-Delta 調制器的階數高一階時(shí)可以達到較好的效果，因此，本CIC 濾波器設定為3 階，延遲因子為1.半帶濾波器采樣頻率為28kHz,通過(guò)MATLAB仿真，6 階通帶頻率為2. 5kHz 可以滿(mǎn)足系統要求.在實(shí)驗過(guò)程中利用Verilog HDL 語(yǔ)言，HBF 采樣對稱(chēng)結構以及CSD 編碼，在CSMC 0. 18μm 工藝下綜合，得到面積與功耗如表1 所示.

5 結束語(yǔ)

本設計根據電能計量芯片的要求，對Sigma-Delta降采樣濾波器進(jìn)行優(yōu)化設計.由于單級CIC 濾波器在實(shí)現高倍降采樣率時(shí)功耗大，效果不理想，因此，本設計對128 倍的降采樣進(jìn)行分級抽取，前級采用CIC 濾波器進(jìn)行64 倍抽取，后級采用半帶濾波器實(shí)現2 倍抽取.在HBF 的實(shí)現過(guò)程中采用對稱(chēng)結構以及CSD 編碼，減少運算過(guò)程中乘法的次數以及乘法運算過(guò)程中移位相加次數，降低了電路功耗.與傳統方法相比，經(jīng)優(yōu)化后，電路面積減少8% ,功耗降低15% .