基于高速雙DSP的柔性機載實(shí)時(shí)圖像跟蹤系統研究

摘要：給出了以?xún)善咝阅躎MS320C6414作為核心處理器，并輔以FPGA來(lái)實(shí)現系統邏輯時(shí)序控制，從而組成雙DSP柔性機載實(shí)時(shí)圖像處理系統的設計方案。同時(shí)對系統的硬件資源選擇及工作流程進(jìn)行了討論。

關(guān)鍵詞：DSP；并行處理；FPGA；柔性；超高速

１ 引言

利用可見(jiàn)光成像與紅外成像傳感器實(shí)現實(shí)時(shí)目標成像跟蹤是精確制導武器及機載成像光電系統研究的核心技術(shù)。伴隨著(zhù)實(shí)戰環(huán)境日益復雜以及偽裝、隱身等目標特性控制技術(shù)的飛速發(fā)展，機載實(shí)時(shí)圖像跟蹤系統的應用也日益廣泛與深入。當跟蹤目標并非一般地面慢速目標，而是其它快速運動(dòng)目標?如：低空導彈、無(wú)人駕駛飛機等?時(shí)，系統將要求現有機載實(shí)時(shí)圖像跟蹤系統具有更高的技術(shù)性能。基于此，為了進(jìn)一步提高現有機載光電跟蹤系統在實(shí)戰環(huán)境中，針對復雜場(chǎng)景下快速運動(dòng)目標實(shí)施實(shí)時(shí)跟蹤的魯棒性與穩定性，筆者提出以雙ＤＳＰ和ＦＰ-ＧＡ為核心來(lái)構建主從式超高速并行處理體系的設計思想，并研究開(kāi)發(fā)了基于雙ＤＳＰ的新型柔性機載實(shí)時(shí)圖像跟蹤系統。一方面，采用雙ＤＳＰ體系結構實(shí)現系統任務(wù)的并行劃分使本系統具備極高的運算處理速度；另一方面，現場(chǎng)可編程邏輯器件ＦＰＧＡ的引入使系統的靈活性也得到極大的提高。而將兩者結合可使本系統充分體現新一代機載實(shí)時(shí)圖像跟蹤系統更快速、更精確、更靈活的特點(diǎn)。

圖1

２ ＴＭＳ３２０Ｃ６４１４的結構特點(diǎn)

美國德州儀器公司（ＴＩ）推出的新一代數字信號處理器ＴＭＳ３２０Ｃ６４１４（以下簡(jiǎn)稱(chēng)Ｃ６４１４）的主頻為４００ＭＨｚ～７００ＭＨｚ，其數據處理能力為３２００ＭＩＰＳ～５７６０ＭＩＰＳ。該器件的結構框圖如圖１所示。其主要特點(diǎn)如下：

（１）ＤＳＰ內核采用超長(cháng)指令字（ＶＬＩＷ）體系結構，有８個(gè)功能單元、６４個(gè)３２ｂｉｔ通用寄存器，一個(gè)時(shí)鐘周期可同時(shí)執行８條指令，運算能力可以達到５７６０ＭＩＰＳ；

（２）為了使數據能滿(mǎn)足超高速ＤＳＰ內核的需求，Ｃ６４１４采用了兩級超高速緩沖存儲器，即１６ｋ Ｂｙｔｅ的一級數據Ｃａｃｈｅ、１６ｋ Ｂｙｔｅ的一級程序Ｃａｃｈｅ和１０２４ｋ Ｂｙｔｅ的數據和程序統一內存。

（３）增加了直接處理打包數據指令，可建立無(wú)縫的數據流，以提高指令集的效率；

（４）每個(gè)功能單元在硬件上都增加了附加功能，從而增強了指令集的正交性。

３ 系統硬件設計

本光電成像跟蹤系統硬件平臺由六部分組成：圖像采集與預處理模塊、同步分離模塊、ＦＰＧＡ邏輯控制模塊、雙ＤＳＰ＋雙口ＲＡＭ 圖像處理模塊、異步通信模塊和圖形顯示模塊。其系統原理框圖如２所示。從圖２可以知道：紅外探測器及可見(jiàn)光攝像儀輸出的模擬視頻信號經(jīng)多路信號選擇芯片導入之后，經(jīng)箝位、放大、濾波以及去同步頭等預處理后，一路經(jīng)Ａ／Ｄ轉換器將模擬視頻轉換為８ｂｉｔ數字信號并導入片外視頻緩存１、２，而后等待ＦＰＧＡ時(shí)序控制ＤＳＰ外部中斷，以便將全部緩存數據搬移到ＤＳＰ片內的２級緩存，再通過(guò)系統任務(wù)劃分實(shí)現數據重組，然后分別在主從ＤＳＰ進(jìn)行同步并行數據處理，并將中間結果由主ＤＳＰ綜合，最后在完成后續運算后給出最終匹配結果。與此同時(shí)，主ＤＳＰ則通過(guò)寫(xiě)圖形顯示緩存將目標匹配位置信息傳遞到外界；另一路模擬信號先導入同步分離器，然后提取行場(chǎng)同步信號送交ＦＰＧＡ作為時(shí)基，以產(chǎn)生系統各級時(shí)序控制信號；第三路模擬信號送給圖形疊加電路作為輸入疊加信號之一，當場(chǎng)正程來(lái)到時(shí)，ＦＰＧＡ中斷控制并讀出圖形存儲器數據，同時(shí)在ＦＰＧＡ片內實(shí)現讀入數據的并／串轉換后移位輸出至圖形疊加電路，此時(shí)兩路信號將會(huì )合送入視頻監視器，從而完成視頻圖像上圖形的顯示。整個(gè)系統工作期間，每隔８０ｍｓ主ＤＳＰ還通過(guò)異步收發(fā)器與外部上位機進(jìn)行串行通信，以便系統能夠實(shí)時(shí)接收外部命令與目標參數?進(jìn)而調整跟蹤系統的工作狀態(tài)。

３．１ 圖像采集與預處理模塊

本系統中的多路選擇器件選用ＣＤ４０５２芯片。它能根據不同的工作場(chǎng)合來(lái)切換紅外／可見(jiàn)光視頻輸入；視頻預處理電路采用ＡＤ８１７進(jìn)行視頻信號的放大，以得到更清晰的信號來(lái)進(jìn)行視頻處理；Ａ／Ｄ芯片選用ＡＤ公司的ＡＤ９２２５，輸出的８ｂｉｔ數字視頻信號送入７４ＬＳ２４５進(jìn)行數據鎖存。

３．２ 同步分離模塊

系統采用一款專(zhuān)門(mén)的視頻同步分離器ＬＭ１８８１來(lái)從標準的負同步ＮＴＳＣ(ＰＡＬ或ＳＥＣＡＭ)視頻信號中分離出有效的行／場(chǎng)同步信號，并將其送入ＦＰＧＡ以產(chǎn)生系統的各級邏輯控制輸出。

３．３ ＦＰＧＡ邏輯控制模塊

由于系統中各個(gè)芯片的功能相對獨立，要協(xié)調這些芯片的運作?就需要一片起控制邏輯作用的可編程芯片，為此，筆者選用了ＡＬＴＥＲＡＬ公司的ＥＰＦ１０Ｋ３０Ａ，該芯片有２４６個(gè)用戶(hù)Ｉ／Ｏ口、３００００個(gè)典型門(mén)、２１６個(gè)邏輯陣列塊、１７２８個(gè)邏輯單元?不僅能滿(mǎn)足系統的控制要求，而且也可以為將來(lái)系統的功能擴展提供控制邏輯。在這個(gè)光電跟蹤系統中，ＦＰＧＡ主要用來(lái)完成如下幾方面的工作：

（１）生成Ａ／Ｄ采樣控制時(shí)鐘，實(shí)現模擬視頻的正確采樣；

（２）提供字符圖形存儲器地址及片選／讀控制信號，并在場(chǎng)正程到來(lái)時(shí)，控制圖形數據的讀出；

（３）提供視頻數據緩存器地址及片選／寫(xiě)控制信號，控制視頻數據的連續寫(xiě)入；

（４）產(chǎn)生外部中斷４至雙ＤＳＰ，當數據寫(xiě)滿(mǎn)視頻圖像高速緩存預定空間時(shí)，控制主從ＤＳＰ以將數據塊快速搬移至片內２級緩存；

（５）產(chǎn)生外部中斷７至主ＤＳＰ，并在每個(gè)場(chǎng)逆程時(shí)刻來(lái)到時(shí)，控制主ＤＳＰ擦、寫(xiě)字符圖形存儲器數據；

（６）產(chǎn)生一并／串轉換電路，以將并行讀入的字符圖形數據串行移位輸出至圖形疊加電路，從而實(shí)現“＋”、“□”圖形在視頻圖像上的疊加。

其ＦＰＧＡ內部結構框圖如圖３所示。

３．４ 雙ＤＳＰ＋雙口ＲＡＭ 圖像處理模塊

高速并行數字信號處理電路以雙ＤＳＰ為并行運算處理核心單元，并輔以雙口ＲＡＭ來(lái)實(shí)現視頻圖像的高速緩存，從而完成大運算量的高速實(shí)時(shí)目標跟蹤處理任務(wù)。該并行處理系統的組成與功能分述如下：

ａ． 視頻圖像高速緩存子模塊

為了實(shí)現圖像的實(shí)時(shí)采集與高速處理，本系統用兩片雙口ＲＡＭ組成相互獨立的視頻緩存，分別對應主／從ＤＳＰ處理器。設計時(shí)選用ＩＤＴ公司的３．３Ｖ 異步雙口ＰＲＡＭ ＩＤＴ７０Ｖ６５７，同時(shí)與ＤＳＰ接口采用ＡＳＲＡＭ方式。由于ＥＭＩＦ的ＡＳＲＡＭ接口支持３２Ｂｉｔ的數據接口，因此，利用ＩＤＴ７０Ｖ６５７構成不完全地址結構來(lái)存取數據能夠更好地實(shí)現８Ｂｉｔ鎖存數據與Ｃ６４１４的接口，而無(wú)須對ＤＰＲＡＭ進(jìn)行寬度擴展。同時(shí)亦可減少ＤＳＰ讀取外部數據的時(shí)間開(kāi)銷(xiāo)。

ＩＤＴ７０Ｖ６５７的大小是３２Ｋ３６Ｂｉｔ?系統采用將兩個(gè)ＤＰＲＡＭ各劃分為前后兩個(gè)半場(chǎng)的方式來(lái)實(shí)現存取數據時(shí)的乒乓切換。即在系統工作的任一時(shí)刻，當對ＤＰＲＡＭ前半場(chǎng)寫(xiě)入數據時(shí)，使ＤＰＲＡＭ后半場(chǎng)向ＤＳＰ讀出數據。當前半場(chǎng)寫(xiě)滿(mǎn)視頻數據時(shí)，由ＦＰＧＡ給ＤＳＰ發(fā)出中斷信號，以通知ＤＳＰ讀出ＤＰＲＡＭ前半場(chǎng)所寫(xiě)入數據，同時(shí)，將Ａ／Ｄ轉換器的數據寫(xiě)入ＤＰＲＡＭ后半場(chǎng)緩沖空間，如此反復進(jìn)行來(lái)實(shí)現數據的讀出與寫(xiě)入同步操作。

ｂ． 雙ＤＳＰ高速信號處理系統

ＴＭＳ３２０Ｃ６４１４－６００型ＤＳＰ的主頻高達６００ＭＨｚ，在超高速實(shí)時(shí)圖像處理領(lǐng)域有著(zhù)非常出色的性能。本系統的雙ＤＳＰ高速實(shí)時(shí)信號處理系統就以２片Ｃ６４１４－６００ ＤＳＰ芯片為核心組成鄰域圖像并行處理機，并通過(guò)系統任務(wù)的劃分與分解實(shí)現同步并行運算處理。其系統框圖如圖４所示。

在本系統中，主ＤＳＰ完成的主要功能如下：

（１） 實(shí)現外部緩存數據到片內的搬移，為ＤＳＰ高速批處理開(kāi)辟片內二級緩存；

（２） 實(shí)現與外部上位機的即時(shí)通訊，接收外部命令與目標參數；

（３） 實(shí)現與從ＤＳＰ的即時(shí)通信，下傳命令字與目標參數以及獲取中間結果；

（４） 運行系統跟蹤算法，承擔系統核心運算任務(wù)的一半；

（５） 與ＦＰＧＡ建立即時(shí)通信，實(shí)現系統程序模塊的調度與協(xié)調；

從ＤＳＰ完成的主要功能是：

(１) 實(shí)現外部緩存數據到片內的搬移，為ＤＳＰ高速批處理開(kāi)辟片內二級緩存；

（２）運行系統跟蹤算法，承擔系統核心運算任務(wù)的一半；

（３）實(shí)現與主ＤＳＰ的即時(shí)通信，上傳匹配運算中間結果；

（４）與ＦＰＧＡ建立即時(shí)通信，實(shí)現系統程序模塊的調度與協(xié)調。

雙ＤＳＰ處理系統的柔性特色體現在：可依據實(shí)時(shí)環(huán)境需要加載不同的跟蹤算法來(lái)實(shí)現目標跟蹤。算法運行之初,兩片Ｃ６４１４－６００都在ＦＰＧＡ的控制下，通過(guò)ＥＭＩＦＡ口以ＥＤＭＡ方式，分若干次,依系統跟蹤算法而定?將外部視頻緩存中的數據（一場(chǎng)圖像）依次讀入ＤＳＰ的Ｌ２片內緩存中；算法運行之后,主從ＤＳＰ則通過(guò)ＭｃＢＳＰ直接互接來(lái)實(shí)現雙ＤＳＰ間的高速同步通信?以便交換數據處理結果。

系統設計中，Ｆｌａｓｈ ＲＯＭ選用ＡＭＤ公司的ＡＭ２９ＬＶ８００（１Ｍ８Ｂｉｔ）來(lái)把ＦＬＡＳＨ映射到ＤＳＰ統一編址地址空間ＥＭＩＦＢ口的ＣＥ１空間。當系統上電復位后，該地址空間為首先引導區域，這樣即可將應用程序代碼加載到片內高速執行，從而實(shí)現系統的脫機運行。

３．５ 異步通信模塊

本系統與外部上位機的異步通信主要通過(guò)主ＤＳＰ的ＭｃＢＳＰ。Ｃ６０００的ＭｃＢＳＰ是一個(gè)功能非常強大的標準串口,支持全雙工串行通信，它的雙緩沖數據寄存器允許連續的數據流,可與多達１２８個(gè)通道進(jìn)行收發(fā)通信。通過(guò)對ＭｃＢＳＰ的ＳＰＣＲ、ＲＣＲ、ＸＣＲ、ＳＲＧＲ、ＰＣＲ寄存器的配置可實(shí)現系統通信時(shí)收發(fā)數據的幀同步和時(shí)鐘同步。

由于外部上位機的通訊機制是ＲＳ４２２標準，而ＤＳＰ與外部通信只提供ＲＳ２３２接口，故應采用一片ＭＡＸ３０７４芯片來(lái)實(shí)現ＲＳ４２２到ＲＳ２３２的轉換。ＭＡＸ３０７４是ＭＡＸＩＭ公司生產(chǎn)的一款專(zhuān)門(mén)用于ＲＳ４２２／４８５至ＲＳ２３２的轉接芯片，采用３．３Ｖ供電，這與Ｃ６０００ ＤＳＰ 外圍供電電壓一致，連接非常方便，不再需要多余的電壓適配器。另一方面，由于ＭｃＢＳＰ為同步串口，為了實(shí)現ＭｃＢＳＰ與ＲＳ２３２的無(wú)縫連接，可通過(guò)軟件加入發(fā)送擴展算法與接收壓縮算法，從而實(shí)現ＤＳＰ與上位機異步串口通信協(xié)議的握手。

３．６ 圖形顯示模塊

該模塊由圖形存儲器、圖形疊加電路和視頻監視器組成。圖形存儲器選擇ＩＤＴ公司的７０Ｖ０８（６４Ｋ８Ｂｉｔｓ）ＤＰＲＡＭ來(lái)存儲標識目標匹配位置的圖形數據。圖形疊加電路用于實(shí)現視頻與圖形的疊加，并最終由視頻監視器顯示疊加結果。

４　系統工作流程

本系統的軟件工作模式包括復位和初始化模式、運行模式、系統維護模式，可由系統程序來(lái)控制三種模式的切換。

在復位和初始化模式下，系統啟動(dòng)后將由主從ＤＳＰ同步實(shí)現程序搬移,把程序代碼搬移到片內并運行系統程序，從而初始化主從ＤＳＰ的運行環(huán)境并設置相關(guān)參數。

運行模式下，雙ＤＳＰ一方面獨立響應并處理ＦＰＧＡ中斷、運行核心跟蹤算法并實(shí)現子系統內的進(jìn)程調度；另一方面通過(guò)主從ＤＳＰ串口間的互連響應中斷以及主ＤＳＰ串口與遠程主機的通訊等功能來(lái)實(shí)現雙ＤＳＰ子系統間和雙ＤＳＰ系統與外部主機的進(jìn)程調度。

系統維護模式下，主從ＤＳＰ在進(jìn)行系統自檢后，可由遠程主機通過(guò)ＲＳ４２２接口與主ＤＳＰ進(jìn)行通訊，以實(shí)現程序的更新下載和參數修改等功能。圖５為系統軟件工作流程框圖。

５　結束語(yǔ)

筆者對該系統的實(shí)時(shí)性進(jìn)行了仿真測試，結果分析表明：

（１）單ＤＳＰ只能實(shí)現開(kāi)窗搜索，高速場(chǎng)合下一旦目標逃逸搜索區，將導致目標丟失；而本系統能夠實(shí)現基于整場(chǎng)搜索的大運算量高速處理，從而加大了被跟蹤目標搜索區的動(dòng)態(tài)范圍，避免了目標丟失情況的發(fā)生，進(jìn)一步提高了實(shí)時(shí)跟蹤的可靠性。

（２）傳統單ＤＳＰ系統一般只能實(shí)現基于一幀的匹配性能，而本系統可實(shí)現基于逐場(chǎng)的跟蹤匹配，進(jìn)一步提高了跟蹤系統的實(shí)時(shí)性。

（３）根據實(shí)際場(chǎng)合的需要，本系統可通過(guò)軟件選擇加載跟蹤算法，從而極大的增強了系統的通用性和易維護性，體現出柔性處理系統的特色。

由此可見(jiàn)，雙ＤＳＰ柔性處理系統為復雜場(chǎng)景下快速移動(dòng)目標的高速識別與跟蹤提供了一個(gè)有效的實(shí)現方案,同時(shí)也為機載實(shí)時(shí)圖像跟蹤系統提供了新的高速處理平臺。