基于VRS51L3074的多點(diǎn)定鬧電子日歷鐘的設計

采用VRS51L3074單片機作為控制核心對時(shí)鐘芯片DSl2887進(jìn)行控制，讀取時(shí)間，提取數據，對輸入信號進(jìn)行處理，最后通過(guò)LCD顯示各種時(shí)間、日歷及鬧鐘信息，從而實(shí)現整個(gè)設計的控制功能。系統主控電路如圖2所示。VRS51L3074片內自帶40 MHz振蕩器，可無(wú)需外部晶振為系統提供時(shí)鐘信號。通過(guò)對時(shí)鐘主電路之間預分頻器的配置可靈活設置系統時(shí)鐘以滿(mǎn)足不同應用的需要。系統時(shí)鐘源選擇及分頻比設置由特殊功能寄存器DEVCLKCFGl和DEVCLKCFG2控制。

3．1 單片機與DSl2887時(shí)鐘芯片的接口設計界面

單片機與DSl2887時(shí)鐘芯片的接口界面如圖3所示。兩者之間要實(shí)現同步通信，就需要用到6個(gè)口線(xiàn)：(1)復位／RESET。(2)I／O數據線(xiàn)。(3)片選信號線(xiàn)／CS。(4)數據激發(fā)或讀取線(xiàn)DS。(5)讀?。瘜?xiě)入，輸入線(xiàn)R／W。(6)地址激發(fā)輸入線(xiàn)AS。

在以上6個(gè)口線(xiàn)中，DS、R／W都有兩種操作模式。本設計采用Intel總線(xiàn)時(shí)序，故MOT腳接地。在這種模式下，DS(數據激發(fā)或讀取)腳稱(chēng)為／RD 腳。AD0～AD7是多工雙向的地址／數據總線(xiàn)。在總線(xiàn)周期的第一段時(shí)間呈現的是地址，同樣的IC腳和信號路徑，在第二段時(shí)間當成數據使用。因總線(xiàn)從地址到數據的改變是發(fā)生在內部SRAM的存取時(shí)間，所以地址／數據作成多工形態(tài)并不會(huì )使DSl2887的存取時(shí)間變慢。片選信號線(xiàn)／CS選擇輸入為L(cháng)OW時(shí)，即可對DSl2887進(jìn)行存取，在總線(xiàn)周期即使沒(méi)有使能／CS腳，也同樣會(huì )鎖存住地址但沒(méi)有存取的動(dòng)作發(fā)生。當Vcc 4．25 V時(shí)，DSl2887會(huì )除能／CS腳，禁止存取動(dòng)作，此功能會(huì )保護在電源消失期間的即時(shí)時(shí)鐘和SRAM里的數據。地址激發(fā)輸入AS送一個(gè)正向地址激發(fā)脈沖到輸入腳，然后在A(yíng)S／ALE的下降邊緣使得地址栓在DSl2887內。在下一個(gè)時(shí)鐘下降沿，地址激發(fā)輸入將清除，而不管片選端／ CS是否置位。接入命令必須成對發(fā)送。／RESET腳的信號對于時(shí)鐘、日歷或SRAM都沒(méi)有影響。在電源上升時(shí)，RESET腳應該維持在LOW一段時(shí)間，以便允許電源電壓穩定下來(lái)，／RESET腳維持在LOW的時(shí)間視應用而定。