一種基于單片機的可控成像系統設計
2 模擬前端模塊
CCD讀出電路的噪聲主要包括讀出電路中所用器件的固有噪聲,以及因電路結構、電路工作方式引入的附加噪聲。主要有1/f噪聲、KTC噪聲和固定平面噪聲,這些噪聲限制了圖像傳感器的動(dòng)態(tài)范圍,降低了信噪比。在讀出電路中,相關(guān)雙取樣技術(shù)(CDS)是目前應用最廣泛的噪聲抑制技術(shù)。由于一個(gè)像元傳輸時(shí)間中的復位噪聲是相關(guān)的,相關(guān)雙取樣電路(CDS)可以利用信號相減的運算關(guān)系來(lái)消除或消弱信號里的1/f噪聲、KTC噪聲和固定平面噪聲,從而可大大提高系統的信噪比。自動(dòng)增益控制電路(AGC)可以使放大電路的增益自動(dòng)地隨信號強度而調整,使圖像信號的亮度平穩,特別是低照度環(huán)境里微弱光信號的放大。但不足的是它也會(huì )放大低照度條件下的暗電流,降低圖像質(zhì)量。另外,模擬前端帶寬的合理選擇可以對系統噪聲和系統調制傳遞函數進(jìn)行折中,以滿(mǎn)足應用的需求。目前有兩種AFE設計方法,一種是采用分立元器件實(shí)現,另一種是采用集成AFE芯片實(shí)驗。隨著(zhù)AFE芯片的成熟,其內部還集成了暗電流校正電路,各項指標遠高于一般分立元器件搭建的電路,并且調試簡(jiǎn)單。該系統選擇的集成AFE是CXA2096N,是專(zhuān)門(mén)為數字攝像機而設計的,內部包括相關(guān)雙取樣電路(CDS)、自動(dòng)增益控制電路(AGC),為A/D轉換器提供的參考電平以及采樣保持電路,其自動(dòng)增益變化范圍為-0.8~31.3 dB。
3 信號處理模塊
3.1 視頻處理芯片
本文選擇的信號處理芯片是SONY公司的CXD3172AR。該芯片內建10位高精度A/D轉換器,具有自動(dòng)白平衡、自動(dòng)曝光、自動(dòng)黑電平校正和缺陷補償等功能,并能產(chǎn)生驅動(dòng)CCD的時(shí)序脈沖,能夠輸出PAL/NTSC制式的模擬信號和ITU656格式的數字信號,其控制方式有2種:通過(guò)RS 232接口用PC機軟件控制;通過(guò)MCU通用管腳直接用硬件控制。因為MCU的傳輸總線(xiàn)不屬于通用的I2C和SPI總線(xiàn),所以參考芯片資料,設計了與MCU的通信接口。該芯片支持的最大傳輸速率為400 Kb/s;使用PC機軟件僅支持19.2 Kb/s,且不能完全利用該芯片的帶寬,軟件控制還必須依賴(lài)PC機,不利于攜帶。在該系統中,采用純硬件控制方式實(shí)現的DSP功能,具有快速靈活的特性。以CXD3172AR為核心組成信號處理模塊的外圍電路主要有電源、時(shí)鐘、視頻輸出接口和控制通信接口。
3.2 時(shí)鐘產(chǎn)生電路
CXD3172AR需要產(chǎn)生驅動(dòng)CCD的時(shí)序脈沖,其主時(shí)鐘將影響整個(gè)系統的正常穩定工作。該系統選擇的CCD兼容PAL制式色彩攝像機,總共像素為795(H)×596(V),系統要求28.375 MHz的時(shí)鐘驅動(dòng)系統和27 MHz的時(shí)鐘驅動(dòng)編解碼器。為了有穩定的時(shí)鐘源,采用鎖相環(huán)路(PLL),用一個(gè)高穩定性參考源的一個(gè)分頻和VCXO的一個(gè)分頻進(jìn)行相位比較,產(chǎn)生一個(gè)誤差變化電壓,給VCXO進(jìn)行環(huán)路負反饋,從而使輸出頻率更穩定。設計VCXO輸出28.375 MHz時(shí)鐘和石英晶振回路輸出27 MHz時(shí)鐘,系統產(chǎn)生的水平同步信號頻率為15.625 kHz,其與VCXO的分頻進(jìn)行相位比較,PCOMP引腳輸出相位比較結果,判斷是否相位鎖定。
3.3 電源電路
系統需要4組獨立電源,其電壓分別為:3.3 V,5 V,15 V,-7 V。基于便攜性的考慮,采用9 V直流電壓作為電路板的輸入,通過(guò)線(xiàn)性穩壓電源芯片LT1117-3.3和LT1117-5得到3.3 V和5 V電壓,選擇TPS65131得到15 V和-7 V電壓。TPS65131能夠輸出正負雙電壓,非常適用于便攜性設備。4組電源的輸出端分別通過(guò)LC低通濾波器,就能為系統提供高精穩定的直流電源。本文引用地址:http://dyxdggzs.com/article/172899.htm
評論