基于51單片機和可編程邏輯器件實(shí)現LED顯示屏的硬件設計

0 引言

LED顯示屏主要由電流驅動(dòng)電路及LED點(diǎn)陣陣列、控制系統和PC端管理軟件三部分構成（圖1）?？刂葡到y負責接收、轉換和處理各種外部信號，并實(shí)現掃描控制，然后驅動(dòng)LED點(diǎn)陣顯示需要的文字或圖案?？刂葡到y作為L(cháng)ED顯示屏的核心部分，直接決定了顯示屏的顯示效果和性能的優(yōu)劣。本文詳細分析采用Verilog HDL對ATF1508AS進(jìn)行編程，實(shí)現雙口RAM訪(fǎng)問(wèn)和產(chǎn)生LED點(diǎn)陣驅動(dòng)電路所需的各種時(shí)序信號。

1 LED顯示屏的基本結構及關(guān)鍵技術(shù)

本系統設計中，控制系統采用單片機+CPLD的方案來(lái)實(shí)現，整個(gè)控制系統可分為：信號接收及處理模塊和CPLD的掃描控制模塊和LED點(diǎn)陣驅動(dòng)模塊，如圖1 所示。本系統的關(guān)鍵技術(shù)是使用雙口RAM和CPLD芯片，解決LED顯示屏中高速數據傳輸和快速掃描控制的難題，大大提高了動(dòng)態(tài)顯示的刷新率。

信號接收與處理模塊的功能是AT89S52單片機通過(guò)串口接收PC送來(lái)的點(diǎn)陣信息，同時(shí)對點(diǎn)陣信息做各種不同的處理。利用雙口RAM IDT7007在單片機和ATF1508AS之間以共享的方式建立高速的數據交換通道。

CPLD的掃描控制模塊采用ATF1508AS芯片實(shí)現。其功能是從雙口RAM讀取點(diǎn)陣信息，串行化后送顯示掃描驅動(dòng)電路，同時(shí)輸出各種所需的控制信號。CPLD具有掃描速度快，延時(shí)短等特點(diǎn)，克服了單片機由于傳輸速率慢而造成在大屏幕顯示時(shí)產(chǎn)生的閃爍效應。

2 基于CPLD的掃描控制模塊的設計

2.1 設計思想

本模塊的功能是從存儲器中讀取數據，將數據輸送到顯示屏體上，同時(shí)產(chǎn)生各種控制信號。時(shí)序產(chǎn)生模塊由兩部分構成，一是產(chǎn)生訪(fǎng)問(wèn)雙口RAM的時(shí)序，二是產(chǎn)生LED顯示屏接口所需的各種信號。

硬件電路我們采用較常見(jiàn)的CPLD芯片ATF1508來(lái)實(shí)現控制系統中的時(shí)序產(chǎn)生部分。CPLD是一種具有豐富的可變成I/O引腳的可編程邏輯器件，不僅可以實(shí)現常規的邏輯器件功能，還可以實(shí)現復雜而獨特的時(shí)序邏輯功能。軟件我們采用Verilog HDL語(yǔ)言來(lái)進(jìn)行設計。Verilog HDL是用于邏輯設計的硬件描述語(yǔ)言，已成為IEEE標準。利用Verilog HDL語(yǔ)言對ATF1508AS進(jìn)行編程，實(shí)現掃描控制模塊所需的功能。

掃描控制部分的原理電路如圖2所示，ATF1508AS是核心部分，需要根據系統需要定義ATF1508AS的各個(gè)I/O端口，下面是I/O端口定義和內部寄存器定義的Verilog HDL語(yǔ)言代碼。

module LedSequ(color, datain, addrout, CE, OE, SEMR, RWC, sdr, sdb, sck, le, oe1, cs, clk, counter);
input clk; //系統時(shí)鐘
input[7:0] datain;//RAM數據輸入
input[1:0] color;//顏色控制
output[13:0] addrout;//地址輸出口
output SEMR,RWC;
output CE,OE,sdr,sdb,sck,le,oe1,cs;
output[3:0] counter;
reg[3:0] hcnt;//38譯碼器計數器
reg [7:0] data1;//數據寄存器
reg[3:0] counter;//38翻碼器輸出端
reg SEMR,RWC;
reg SDA,SDC;
reg[13:0] addrout,addr;//addr地址計數器
reg[3:0] state;// 狀態(tài)寄存器
reg [2:0] shcnt; //移位脈沖讀數器
reg CE,OE,sdr,sdb,sck,le,oe1,cs;
reg [8:0] byte;
parameter s0=1'd0,s1=1'd1,s2=1'd2,s3=1'd3, s4=1'd4, s5=1'd5; //狀態(tài)常量