基于單片機及CPLD的多間隔脈沖產(chǎn)生電路
加入技術(shù)交流群
2．2 CPLD電路設計
晶振是為處理器提供頻率基準的元器件，屬于系統不可或缺的一部分。通常分為有源晶振和無(wú)源晶振兩個(gè)大類(lèi)，無(wú)源晶振要求芯片內部有震蕩器，并且其信號電壓根據起振電路而定，允許不同的電壓，但無(wú)源晶振通常信號質(zhì)量和精度較差，需要精確的匹配外圍電路，如需更換晶振要同時(shí)更換外圍電路。有源晶振不需要芯片的內部振蕩器，可以提供高精度的頻率基準，信號質(zhì)量也較無(wú)源晶振要好。
EPM7128SLC84需要提供外部時(shí)鐘信號，由于CPLD對時(shí)鐘精度要求甚高，通過(guò)前面的分析可知有源晶振的通信質(zhì)量和精度較無(wú)源晶振高，所以采用1．000 MHz的有源晶體振蕩器，電路的輸出端口與處理器EPM7128SLC84的GCKL1連接，其具體電路設計如圖3所示。本文引用地址：http://dyxdggzs.com/article/171352.htm
3 系統軟件設計
單片機采用AT89S52芯片，通過(guò)軟件編程產(chǎn)生所要求的控制信號。主要的控制參數包括：信號周期、脈寬、分頻電路的開(kāi)始信號、地址發(fā)生器的復位信號。在MAX+PLUSⅡ開(kāi)發(fā)環(huán)境中完成分頻電路設計，可以省去大部分的中小規模集成電路和分離元件；使得電路具有集成度高、工作速度快、編程方便、價(jià)格低廉的顯著(zhù)優(yōu)點(diǎn)。通過(guò)CPLD和數據預生成的信號實(shí)現方法，無(wú)需改變硬件電路，即可實(shí)現信號參數的任意調整；同時(shí)外圍電路十分簡(jiǎn)單，為工程調試和應用帶來(lái)了方便。其中波形仿真圖如圖4所示。
4 結論
所設計的脈沖信號發(fā)生器，充分利用了單片機及CPLD二者的優(yōu)點(diǎn)，通過(guò)軟件和硬件的結合，能夠產(chǎn)生脈寬固定1μs，周期可調的單頭、雙頭、三頭脈沖，達到了設計要求，既可以作為普通脈沖信號源使用，也可以在一些特殊信號的條件下使用。
DIY機械鍵盤(pán)相關(guān)社區:機械鍵盤(pán)DIY
評論