基于cyclone EP1C6的LED大屏設計方案

目前采用的LED大屏幕顯示系統的控制電路，大多由單個(gè)或多個(gè)CPU及復雜的外圍電路組成，這種電路設計，單片機編程比較復雜，整個(gè)電路的調試比較麻煩，可靠性和實(shí)時(shí)性很難得到保證。針對這種情況，介紹一種基于cyclone EP1C6的LED大屏幕設計方案,該設計方案無(wú)須外掛FLASH ROM和RAM，無(wú)須任何外部功能電路，所有功能均由一片cyclone EP1C6和一片單片機SPCE061A來(lái)實(shí)現，具有數據處理速度快、可靠性高的特點(diǎn)。其中FPGA內部雙口RAM的運用，為不同總線(xiàn)間的數據通信提供了一個(gè)新的解決方案?！?br />1 系統結構及功能概述
設計對象是一塊具有192×128個(gè)紅色LED點(diǎn)陣的電子屏。整塊電子屏是模塊化的結構，每4個(gè)16×16的點(diǎn)陣塊為一個(gè)單元，共3×8個(gè)這樣的單元。屏上要求連續顯示5屏內容，且每屏具有上下左右移動(dòng)等動(dòng)畫(huà)效果，實(shí)際應用中主控制室距離電子屏約為200米。結合設計對象的要求和大屏幕設計的特點(diǎn)，系統結構框圖如圖1所示。

LED大屏設計系統由三個(gè)主要單元組成：上位機圖象/文字編輯與發(fā)送部分單元、主控板單元、LED電子屏。系統上位機由一臺PC機來(lái)控制，主要是編輯、發(fā)送圖象/文字信息到主控板，而主控板對這些數據進(jìn)行處理后發(fā)送到大屏幕上顯示出來(lái)。
2 系統硬件設計
系統硬件設計主要是對主控板的設計，主控板的主要功能包括：數據通訊、數據存儲、數據處理、掃描控制等。傳統LED大屏設計由作為數據存儲器的FLASH ROM和數據處理緩存器的RAM、CPU和可編程邏輯器件FPGA/CPLD、作為數據掃描緩沖區的RAM組成，其結構如圖2所示。

傳統主控板硬件設計需要較多的外圍器件（有的設計中還不止一個(gè)CPU和CPLD），不僅硬件結構和連線(xiàn)復雜，而且設計成本較高。此外，由于LED大屏幕數據量很大，各個(gè)分立存儲器之間、單片機與FPGA/CPLD之前數據實(shí)時(shí)可靠的傳輸也是一個(gè)問(wèn)題。為解決這些問(wèn)題，主控板硬件電路的設計選用一片凌陽(yáng)單片機SPCE061A和一片FPGA cyclone EP1C6，其結構框圖如圖3所示。

2.1 cyclone EP1C6和SPCE061A簡(jiǎn)介
cyclone EP1C6是Altera推出的一款高性?xún)r(jià)比FPGA，工作電壓3.3V，內核電壓1.5V。采用0.13μm工藝技術(shù)，全銅SRAM工藝，其密度為5980個(gè)邏輯單元，包含20個(gè)128×36位的RAM塊（M4K模塊），總的RAM空間達到92160位。內嵌2個(gè)鎖相環(huán)電路和一個(gè)用于連接SDRAM的特定雙數據率接口，工作頻率高達200MHz[3]。
SPCE061A是凌陽(yáng)科技推出的一款16位微控制器，內嵌32K字FLASH和2K字SRAM，并集成了ICE仿真電路接口p通用I/O端口p定時(shí)器/計數器p中斷控制pCPU時(shí)鐘p模數轉換器A/DpDAC輸出p通用異步串行輸入輸出接口、串行輸入輸出接口p低電壓檢測/低電壓復位p看門(mén)狗等功能。CPU最高可工作在49MHz的主頻下，較高的處理速度使SPCE061A能夠非常容易、快速地處理復雜的數字信號[1]。
2.2主控板結構及功能