基于cyclone EP1C6的LED大屏設計方案
3.3 FPGA控制單元軟件設計
FPGA控制單元的設計是在QUARTUSII環(huán)境下完成,并用硬件描述語(yǔ)言VHDL描述,主要功能是配置雙口RAM、設計掃描控制電路。該單元的軟件設計模塊如圖5所示。

雙端口RAM的配置完全通過(guò)在QUARTUS環(huán)境中設置菜單實(shí)現,配置完成后將自動(dòng)生成一個(gè)VHDL文件,描述雙口RAM的內部邏輯功能,雙口RAM在整個(gè)程序設計作為一個(gè)元件調用。
基于FPGA的掃描模塊的軟件設計如下:首先對FPGA總時(shí)鐘clk進(jìn)行64分頻得到clk1,clk1的低電平其間FPGA讀取雙口RAM的數據,每4個(gè)clk周期讀一個(gè)16位的數據,共讀出16個(gè)數。clk1的高電平期間FPGA進(jìn)行列掃描,每2個(gè)clk周期同時(shí)輸出16個(gè)數的1位,共32個(gè)周期將這16個(gè)數由并轉串輸出到16根數據線(xiàn)上,由于單片機寫(xiě)RAM的速度低于FPGA對數據的處理速度,剩下的32個(gè)clk周期用于等待單片機完成一個(gè)區的寫(xiě)操作。12個(gè)clk1周期后,一行的數據全部掃描完畢,FPGA輸出一個(gè)列鎖存信號給74LS595鎖存這些數據,同時(shí)輸出行掃描信號和行鎖存信號,接著(zhù)掃描第二行,由于采用16根數據線(xiàn)進(jìn)行隔8行掃描,整個(gè)LED電子屏128行只要完成8次行掃描即可,時(shí)序如圖6所示。
5 結束語(yǔ)
通過(guò)采用自頂向下的設計思想,運用EDA技術(shù)實(shí)現FPGA內部雙口RAM的配置和掃描控制電路的設計,將復雜的系統設計集成在一起,只需一片FPGA就可以實(shí)現所需的功能,高集成度帶來(lái)的不僅是成本降低,還提高了系統的穩定性和可靠性。基于 cyclone EP1C6 的LED 大屏設計方案已成功應用于我院的LED圖文發(fā)布電子屏,實(shí)踐證明:本系統能以多種播出方式顯示各種字體和型號的文字和圖形信息,與同類(lèi)設計相比,畫(huà)面清晰、性能穩定、操作使用簡(jiǎn)單,具有很好的應用前景。
評論