一種工業(yè)顯示屏的設計

第一串顯示電路輸入程序如下。

3 語(yǔ)音電路設計
顯示屏中需要講的話(huà)在VP880系統下進(jìn)行錄音、并分割成語(yǔ)音段存放在存儲器中。語(yǔ)音的采樣頻率較高能產(chǎn)生更好的音質(zhì)，但造成容量增大，一般采樣頻率取32kps速率。顯示屏應用VPl606語(yǔ)音處理芯片設計語(yǔ)音電路。
3．1 語(yǔ)音處理芯片V1606
VPl606是可用于多段語(yǔ)音再生的語(yǔ)音處理芯片。當與外圍語(yǔ)音存儲器相連后，可根據相應的控制信號再生多達64段的語(yǔ)音信息。64段語(yǔ)音數字信號分別存儲在存儲器中4個(gè)堆，在每個(gè)堆能存放16段語(yǔ)音。在外部控制信號作用下，VPl606從存儲器中取出相應的語(yǔ)音信號，經(jīng)解調譯碼后，輸出模擬語(yǔ)音信號。
VPl606為48腳DIP封裝，其各引腳的有關(guān)功能及說(shuō)明如下。
AO～A19：地址總線(xiàn)，輸出。
DO～D7：數據總線(xiàn)，輸入。
ANG、ANG：模擬語(yǔ)音信號差分輸出端，與放大器連接。
ANGD：模擬語(yǔ)音信號反饋輸入端。
EVN：包絡(luò )信號輸入端。此引腳連接一個(gè)反饋電阻到INT引腳。
INT：綜合輸出端，連接一個(gè)外部RC電路。
INA～IND：二進(jìn)制段代碼輸入端，INA為低位。
INE、INF：二進(jìn)制堆代碼輸入端，INE為低位。
SE、SF：二進(jìn)制堆代碼輸出端，與EPROMi奎接，將
INE、INF輸入的堆代碼輸出到存儲器，選擇相應的堆。
I／O：控制輸入／忙輸出端，低電平有效，作為輸入是控制信號，當段代碼、堆代碼輸入到INA～INF后，在此引腳輸入一個(gè)低電平脈沖才能觸發(fā)相應語(yǔ)音段；作為輸出是“忙”信號，在語(yǔ)音播放時(shí)，此引腳變?yōu)榈碗娖捷敵?，表示正在播放?br /> OSC1、OSC2：內部振蕩器連接外部RC元件引腳，如果采用外部時(shí)鐘脈沖，則外部時(shí)鐘脈沖從OSC2引腳輸入。
RESET：復位輸入端，低電平有效。
VDD、VDS、VAS：電源端、數字地、模擬地。
3．2 語(yǔ)音電路及工作原理
設計的語(yǔ)音電路如圖6所示。電路中，R1、R2、R3分別為3KΩ、630KΩ、240Ω；VRl為200KΩ；Cl、C2均為1uF。VPl606的A18～A19懸空未用。從LM324輸出的模擬語(yǔ)音信號，還要經(jīng)過(guò)低通濾波電路進(jìn)行濾波，再經(jīng)功率放大電路后送揚聲器輸出。調節VRl，可以調節語(yǔ)速。