開(kāi)發(fā)靈活的高性能平板顯示器檢查系統

板顯示器（FPD）包括電漿（等離子體）顯示器（PDP）和液晶顯示器（LCD）日益普及。隨之而來(lái)的是，人們必然會(huì )關(guān)心它們的生產(chǎn)效率問(wèn)題。FPD漸漸取代陰極射線(xiàn)管（CRT）顯示器，其高可用性和更低的價(jià)格是被客戶(hù)廣泛接納的關(guān)鍵所在。結果，FPD廠(chǎng)商如Pioneer、NEC、Fujitsu、Matsushita和Sony目前正加大投資降低成本。最重要投入之一是FPD生產(chǎn)中可能耗時(shí)昂貴的階段是檢驗過(guò)程，其中采用了自動(dòng)光學(xué)檢查和圖形處理技術(shù)來(lái)甄別瑕疵。過(guò)去，該應用所需的DSP功能是用DSP處理器來(lái)完成。然而，更高速的DSP功能可以采用可編程邏輯來(lái)構建，這樣能夠保持DSP處理器的靈活性同時(shí)比通用的多DSP處理器系統有諸多的性能優(yōu)勢。

如果FPD檢查過(guò)程是高效和經(jīng)濟的，那么就能夠大大地降低制造成本。例如在PDP中，檢查是在兩個(gè)玻璃板黏結在一起形成單塊完整的平板之前對其進(jìn)行檢查，它們通常經(jīng)過(guò)修正后再用于生產(chǎn)。如果有瑕疵的平板黏結到好的平板上，那么整個(gè)平板都要報廢重新生產(chǎn)。

在PDP產(chǎn)品原型和早期生產(chǎn)過(guò)程中，檢查通常是由單個(gè)電藕和器件（CCD）傳感器在平板表面蛇行移動(dòng)，時(shí)間大概是60秒。這種方
式產(chǎn)生的數據流大概是每秒16MB?，F在，這些檢查正被多個(gè)并排的傳感器替代，它在單通路上通過(guò) 檢查平板。而且，光檢查的分辨率也逐漸增加以識別更微小的瑕疵，增加成品的指令。早期的PDP檢查分辨率是5~7微米，目前的LCD平板的檢查分辨率是1微米。這些因素增加了可視數據的帶寬，處理速率是每秒數千兆字節。

早期的FPD檢查系統采用DSP和其他專(zhuān)用處理器完成檢查算法。由Avvida早期開(kāi)發(fā)的系統在一個(gè)VME機框內有21個(gè)專(zhuān)用功能板，采用分立邏輯、傳送機和DSP處理器，那時(shí)價(jià)格超過(guò)10萬(wàn)美元。隨著(zhù)檢查越來(lái)越苛刻，數據帶寬越來(lái)越大，超過(guò)了DSP處理器的能力，Avvida轉而采用可編程邏輯和新的處理體系JEDI來(lái)加速DSP功能。此后Avvida開(kāi)發(fā)的系統采用12個(gè)Altera FLEX 10K FPGA，只用了三塊板，硬件復雜性和相應的成本降低了50%。另外，采用可編程邏輯允許Avvida關(guān)注于算法的開(kāi)發(fā)而不必為新款和新版產(chǎn)品重新建立硬件。利用硬件的可重配置性能夠很容易地將算法和應用開(kāi)發(fā)上的投入轉入下一代的可編程邏輯中。

在A(yíng)vvida最新的圖像處理系統中（名為T(mén)sunami），在Tsunami板子上有一片Altera STratix FPGA，通過(guò)JEDI II子卡能夠在增加一片Stratix FPGA增強處理能力。采用高速Stratix FPGA使得輸入帶寬超過(guò)3Gbps，處理速度為每秒萬(wàn)億次，整個(gè)系統造價(jià)不到1萬(wàn)美元。FPD檢查中涉及的算法需要大量的高速訪(fǎng)問(wèn)的集成存儲器和許多高速的圖像處理功能如旋轉、腐蝕、伸縮和比較。下一代FPD檢查算法采用板上Stratix FPGA和JEDI II模塊上的另一個(gè)Stratix FPGA實(shí)現。

下一代FPD檢查算法子模塊

在像素記錄（Pixel Recorder）模塊中，多個(gè)數碼相機采集的數據通過(guò)一些獨立的流稱(chēng)為相機抽頭輸入系統。獨立抽頭被重整為單個(gè)連續的圖像。該模塊利于高速數據存儲，使用Stratix M4K存儲模塊。為了彌補光學(xué)配置中的不均勻性，歸一化模塊進(jìn)行獨立像素修正，增益和偏移。歸一化使用Stratix DSP模塊以及大量的內建的M-RAM模塊作為查找表和修正曲線(xiàn)。接下來(lái)，特征處理器（Feature Processor）識別在密線(xiàn)導體結構中某些特征的位置（終點(diǎn)、交叉和T型連接），它們把每個(gè)像素連接到驅動(dòng)電路上。這項技術(shù)叫做骨架化，采用一個(gè)Stratix M4K模塊，M-RAM模塊和一個(gè)外部DRAM來(lái)存儲特征數據，主機可以讀取和寫(xiě)入這些數據。然后特征處理器標識多余或缺失的特征為瑕疵。

數據與特征處理器同時(shí)進(jìn)行模板比較，其中獨立顯示單元逐一比較。任何單元和單元不均勻性被標識為瑕疵。比較算法使用Stratix M4k模塊和兩個(gè)外部DRAM存儲器組來(lái)存儲和根據前一個(gè)單元延遲圖像數據。在Tsunami系統中，這種模板比較也可以用已有好的或絕好的模板。設計規則檢查（DRC）和特征處理器和模板比較同時(shí)進(jìn)行。DRC采用Stratix DSP模塊來(lái)測算互連線(xiàn)同預定的最小和最大值的長(cháng)度。比設計規則更小或更大的特性被認為是瑕疵。

然后特征處理器、模板比較和DRC模塊的輸出送給瑕疵校準（Defect Alignment）模塊，它用Stratix M-RAM調整數據流，然后進(jìn)一步比較它們識別瑕疵。然后結果瑕疵數據送入斑點(diǎn)和瑕疵統計（Blobbing and Defect Statistics）模塊，斑點(diǎn)功能提取已發(fā)現瑕疵的詳細統計。瑕疵類(lèi)型、位置、方向和尺寸交給主機程序進(jìn)行瑕疵分析和報告。識別的瑕疵也交給瑕疵覆蓋和捕獲（Defect Overlay and Capture）模塊，它允許設備操作者快速地識別檢測平板的瑕疵區域。捕獲的瑕疵圖像也發(fā)送給主機，存儲瑕疵統計數據進(jìn)行進(jìn)一步審查和分析。

Nios處理器對Tsunami板的實(shí)時(shí)操作進(jìn)行管理。因為基于PCI系統的主機處理器OS不能實(shí)時(shí)地響應，所以需要本地控制器如Nios處理器。Nios處理器控制著(zhù)檢查過(guò)程的整個(gè)圖像處理部分，根據需要進(jìn)行初始化、空閑或停止處理過(guò)程。Nios處理器也將數據傳送給主機。把處理器集成到板上FPGA就無(wú)需外部處理器，節省了板子開(kāi)發(fā)和其它工程費用，控制系統的復雜性。

重可配置性對現場(chǎng)操作和減小開(kāi)發(fā)成本起關(guān)鍵作用

Avvida檢查系統的可重配置性可根據特定應用進(jìn)行高度優(yōu)化。在FPD檢測中，FPGA的算法是根據廠(chǎng)商檢查點(diǎn)的特定環(huán)境需求進(jìn)行開(kāi)發(fā)。這些算法會(huì )細致地進(jìn)行反復調節直到達到所需的結果。CCD傳感器的不同、檢查不同類(lèi)型瑕疵的側重和處理過(guò)程的不同都會(huì )體現到編入FPGA的算法中。而且，系統可以通過(guò)FPGA可重配置性進(jìn)行修改以處理不同尺寸或類(lèi)型平板的檢查，根據系統應用為終端客戶(hù)提供高度的靈活性。Avvida在系統中構建了一
個(gè)調制解調器，能夠遠程重配置他們的系統，滿(mǎn)足客戶(hù)對升級、系統調整、功能增強或全新功能的需求。

這些系統的可重配置性也降低了相關(guān)的開(kāi)發(fā)成本。而且Avvida可以關(guān)注算法開(kāi)發(fā)的研發(fā)投入而非硬件開(kāi)發(fā)，然后通過(guò)設計新的子卡利于下一代FPGA而非重新設計整個(gè)系統。算法可以很容易地從一個(gè)FPGA設計移植到下一個(gè)設計中，新的應用可以在幾天或數星期內開(kāi)發(fā)完成，允許Avvida降低工程費用。Avvida估計以這種方式和以往的設計方式相比節省了70%的工程時(shí)間。

結論

現今的FPGA根據他們的功能組和容量來(lái)講是大帶寬圖像處理的理想選擇。最新一代的可編程邏輯技術(shù)具有大量的靈活的內建存儲器和實(shí)現DSP功能的專(zhuān)用結構，使得設計者在實(shí)現面向DSP任務(wù)上更有創(chuàng )造性。DSP處理器可以采用可編程邏輯上的成熟的嵌入處理器，繼續享用軟件設計流程的好處又可以利用FPGA原本就具有的硬件加速性。FPD檢查系統中目前利用了這些優(yōu)勢，也能夠很容易地擴展到其它圖像處理和DSP應用，如果DSP設計者想獲得最佳的方案，更需要考慮可編程邏輯。