面向系統LSI開(kāi)發(fā)的高速、低功耗微型平臺

基于A(yíng)RM CPU并集成了外圍功能(如實(shí)時(shí)操作系統定時(shí)器等)的μPLAT系列是一種基本系統級LSI開(kāi)發(fā)平臺。高速及低功耗的μPLAT-92平臺專(zhuān)為W-CDMA、PDA及其它便攜式終端(如互聯(lián)網(wǎng)設備)應用而開(kāi)發(fā)。μPLAT-92是以硬IP為特征的硬件開(kāi)發(fā)與集成環(huán)境的平臺總稱(chēng)：μPLAT-92內核包括一顆ARM920T CPU及運行操作系統所需的最少外圍I/O器件；電源管理IP及原型板也包括在內。這不僅能提高系統級LSI的運行速度及降低其功耗，而且還能縮短規模不斷提高的大型系統級LSI的開(kāi)發(fā)時(shí)間，并使用戶(hù)能專(zhuān)注于其自身的定制應用開(kāi)發(fā)與質(zhì)量改進(jìn)。

μPLAT-92的架構

在探索將減少尺寸和重量與高速性能相結合的過(guò)程中，許多系統LSI設計者正在努力減少規模日益擴大的開(kāi)發(fā)周期，并保持或提高產(chǎn)品質(zhì)量。但他們同時(shí)也面臨以下似乎無(wú)法逾越的障礙：

1．隨著(zhù)CPU外圍電路運行速度加快，臨界路徑出現且不能對時(shí)序設計進(jìn)行約束；

2．功耗隨運行速度的提高而增加；

3．必須將外圍IO及外部接口電路設計成能適應高速、低功耗運行以及實(shí)時(shí)操作系統指令執行(定時(shí)器及中斷等)。

μPLAT即是一種用來(lái)解決上述問(wèn)題的解決方案。

(1)硬件結構

μPLAT-92的硬件組成如圖1所示。

μPLAT-92包括μPLAT-92內核及外圍IP，即時(shí)鐘發(fā)生器模塊(CGB)、μPlat功率控制(PPWC)、功率下降覆蓋(PDW)等。μPLAT-92內核則包括一個(gè)ARM920T CPU、一個(gè)外部存儲控制器(MemCon)、中斷控制器(IntCon)、操作系統定時(shí)器(定時(shí)器)、串行接口(SIO)、包含電源管理的系統控制器(SysCon)以及一個(gè)測試接口(TIC)等。ARM公司推薦的AMBA總線(xiàn)被用作芯片總線(xiàn)。AMBA總線(xiàn)包括高速系統總線(xiàn)、高級高性能總線(xiàn)(AHB)、中/低速系統總線(xiàn)以及高級外圍總線(xiàn)(APB)。AHB用來(lái)與μPLAT-92內核連接。

μPLAT-92內核提供一個(gè)0.16μm的CMOS處理硬件IP。

(2)電源管理

電源管理功能由電源管理IP(CGB、PPWC及PDW)來(lái)實(shí)現，并與μPLAT-92內核相結合。電源管理IP列于表1中。

μPLAT-92具有基于時(shí)鐘調整、單個(gè)時(shí)鐘暫停、所有時(shí)鐘暫停及電源關(guān)斷操作的電源管理功能，可按工作時(shí)鐘頻率的精細劃分來(lái)進(jìn)行動(dòng)態(tài)切換。

電源管理的軟件控制通過(guò)提供運算電源管理功能(采樣)來(lái)實(shí)現，以便于用戶(hù)整合復雜的電源管理控制。

圖2為電源管理架構框圖。如果電路是用具有標準門(mén)限電壓的晶體管(MVt晶體管)來(lái)構建，則高速時(shí)鐘操作是可能的，但時(shí)鐘暫停時(shí)的電流(泄漏電流)將大于高門(mén)限電壓晶體管(HVt)的電流。在便攜式設備及類(lèi)似應用中，待機模式下的功耗較低，但高速運行要求滿(mǎn)負荷工作，故減少泄漏電流非常重要。

在μPLAT-92中，通過(guò)待機時(shí)關(guān)斷MVt晶體管模塊的電源，可解決上述問(wèn)題，以提供具有極低待機泄漏電流、以及峰值使用時(shí)具有高時(shí)鐘速度的LSI。

μPLAT-92的開(kāi)發(fā)

在開(kāi)發(fā)μPLAT-92的過(guò)程中，所有設計階段都采用了以下EDA工具及技術(shù)，以提高設計質(zhì)量及縮短設計時(shí)間。

前端設計階段使用RTL檢查器及代碼覆蓋工具來(lái)提高質(zhì)量。此外，為達到一般可用性，必須假設一些特定情況，故使用了一種可進(jìn)行隨機分析的Specman Elite。而且為了縮短設計周期，在進(jìn)行后端設計之前，使用了一種名為Physical Compiler的綜合工具，它具有出色的后布局時(shí)序預測能力，用于減少被后端駁回的情況。在其最后階段，使用了一種系統級約束(SLC)流程(利用時(shí)序約束來(lái)從前端進(jìn)行布局設計)，以減少由于時(shí)序不當而導致的布局拒絕情況，并因此而實(shí)現早期時(shí)序壓縮。

在早期開(kāi)發(fā)階段引入仿真以便通過(guò)運行檢查及對OS所有功能(普通及電源管理)的競爭測試來(lái)提高硬件穩定性。圖3顯示這類(lèi)仿真的一種設置：其中用一個(gè)Aptix System Explorer MP3C來(lái)作為仿真器，它通過(guò)以太網(wǎng)將網(wǎng)表從工作站下載至FPGA上，并通過(guò)并行JTAG從PC上下載用于分析的測試模型(TP)。在PC與仿真器之間連接了一個(gè)用于測試μPLAT-92內部SIO的串行端口接收器。以此種方式，可于晶圓制造以前進(jìn)行精確仿真實(shí)時(shí)工作的分析，從而幫助提高μPLAT-92內核的質(zhì)量并縮短開(kāi)發(fā)周期。

硬件開(kāi)發(fā)環(huán)境

(1) μPLAT-92原型板

圖4為μPLAT-92原型板組成框圖。該原型板包括：一個(gè)包括μPLAT-92內核、電源管理IP及ETM9(嵌入式跟蹤宏)的評估芯片；一個(gè)包含與AMBA AHB、GPIO、UART及DMAC等相連的AHB-APB橋路的FPGA(標準)；一個(gè)用戶(hù)FPGA(可選)；以及構成用戶(hù)擴展接口的APB、AHB及EXMEM連接器。

采用一個(gè)JTAG接口及一個(gè)實(shí)時(shí)跟蹤端口來(lái)進(jìn)行調試。一臺PC通過(guò)Oki-ADI(ARM調試接口板)與JTAG接口連接，并通過(guò)在PC上運行ARM的軟件開(kāi)發(fā)工具套件(SDT)來(lái)進(jìn)行軟硬件調試。

利用此原型板，我們可以將集成在系統級LSI中的硬件電路部署在可選的FPGA上，或部署在A(yíng)HB/APB/EXMEM擴展板上的FPGA上，并在制造該系統LSI之前對其功能及工作特性進(jìn)行分析。

(2)測試基準

圖5為我們開(kāi)發(fā)的系統級LSI仿真環(huán)境測試基準，該仿真環(huán)境可對含有外圍邏輯的μPLAT-92內核模型及系統LSI模型進(jìn)行時(shí)序仿真。

ARM SDT對用C語(yǔ)言及匯編語(yǔ)言創(chuàng )建的測試模型進(jìn)行編譯后生成的文件以及用于規定時(shí)鐘頻率設置及存儲器屬性的CONF文件被輸入至測試基準中，該基準運行于μPLAT-92中同一個(gè)時(shí)鐘發(fā)生器電路所產(chǎn)生的參考時(shí)鐘上。此設置允許進(jìn)行與μPLAT-92模型、用戶(hù)電路模型及IP模型有關(guān)的時(shí)序仿真。