嵌入式處理器MPC8272與外設的息線(xiàn)適配

1 通信處理器MPC8272讀寫(xiě)時(shí)序
MPC8272總線(xiàn)對外部器件的讀、寫(xiě)訪(fǎng)問(wèn)是通過(guò)存儲器控制模塊來(lái)實(shí)現的，存儲器控制模塊生成8個(gè)外部存儲器地址空間片選信號CSO～CS7，每個(gè)片選信號對應2個(gè)主要控制寄存器BR和OR，用它們來(lái)定義片選信號所定義的地址空間和對等待狀態(tài)數、讀寫(xiě)選通信號的建立時(shí)間、激活時(shí)間、保持時(shí)間等的設置。MPC8272對外部器件數據讀、寫(xiě)時(shí)序如圖1、圖2所示。其中tc是外部總線(xiàn)工作時(shí)鐘Clock的時(shí)鐘周期，tRC和tWC分別是讀寫(xiě)指令周期，tW是讀寫(xiě)指令周期內插入的Clock時(shí)鐘周期。當不使用外部輸入信號TA(數據傳輸確認信號)時(shí)，插入的時(shí)鐘周期數由0R寄存器的SCY值確定，其值最大為15個(gè)時(shí)鐘周期；當使用外部輸入信號TA時(shí)，插入的時(shí)鐘周期數由其確定；當輸入信號TA變低時(shí)(即外設數據準備好時(shí))，處理器即可完成此次數據的讀寫(xiě)操作。
MPC8272的外部總線(xiàn)工作頻率可達100 MHz。當讀寫(xiě)指令周期不插入時(shí)鐘周期時(shí)，其外部總線(xiàn)指令周期為2個(gè)時(shí)鐘周期――20 ns，外部總線(xiàn)速率最高可達(50×N)Mbps(其中N為總線(xiàn)數據位寬)。該速率對于一般通用外設來(lái)說(shuō)是很高的，需調整OR寄存器的SCY值以降低總線(xiàn)速率與外設進(jìn)行讀寫(xiě)操作。插入最大15個(gè)時(shí)鐘周期時(shí)，外部總線(xiàn)指令周期最大為17個(gè)時(shí)鐘周期――170 ns，此時(shí)外部總線(xiàn)速率最低為(5．8×N)Mbps，該速率滿(mǎn)足常用外設的總線(xiàn)讀寫(xiě)要求。對于通信的一些特殊外設，如交換網(wǎng)絡(luò )電路MT90826、雙口RAM IDT71V321、數字信號處理器TMS320VC5416等接口，需采用處理器MPC8272的外部數據傳輸確認信號TA并設計相應的外部硬件等待邏輯電路進(jìn)一步降低總線(xiàn)速率或動(dòng)態(tài)插入任何數目的等待時(shí)鐘周期tW，以避免數據讀寫(xiě)沖突，提高處理器總線(xiàn)效率和數據傳輸可靠性。

2 外設讀寫(xiě)時(shí)序分析
作為語(yǔ)音通信產(chǎn)品，嵌入式處理器主要外設的工作是：話(huà)音交換矩陣完成話(huà)音交換；DSP完成DTMF收發(fā)號、FSK來(lái)電號碼顯示以及會(huì )場(chǎng)話(huà)音融合等；雙口RAM完成嵌入式處理器與其他處理器間的數據通信；顯示器用于參數設置或功能顯示等。各外設的總線(xiàn)接口具有讀、寫(xiě)周期長(cháng)且不確定等特點(diǎn)，不能直接與MPC8272總線(xiàn)連接，需設計相應的外部硬件電路以滿(mǎn)足外設的讀寫(xiě)時(shí)序要求。以下分別對各外設接口進(jìn)行介紹。
MT90826是卓聯(lián)公司開(kāi)發(fā)的4 096×4 096通道無(wú)阻塞大型話(huà)音交換矩陣電路，支持2．048 Mbps、4．096 Mbps、8．192Mbps和16．384．Mbps等ST―BUS格式數據流。電路采用順序寫(xiě)入控制讀出交換機理，每個(gè)輸出通道對應一個(gè)連接寄存器。嵌入式處理器通過(guò)在輸出通道的連接寄存器中寫(xiě)入輸入通道的地址，完成輸入與輸出通道話(huà)音數據流的交換。嵌入式處理器對MT90826的讀寫(xiě)操作是否完成，可通過(guò)MT90826的數據傳輸確認信號DTA指示，其時(shí)序如圖3所示。當DTA信號在片選周期內由高變低后，表示嵌入式處理器可以結束本次總線(xiàn)的讀寫(xiě)操作了。tAKD時(shí)間長(cháng)短并不確定，其最大值為240 ns，最小值為0。