集多性能電路的實(shí)用的調頻接收機電路設計

本設計主要由以下三部分組成：
　　
一、音芯片CXA1691，它是集調幅、調頻、鎖相環(huán)、立體聲解碼等電路為一體的AM/FM立體聲收音IC。二、相環(huán)芯片BU2614，通過(guò)合理設計環(huán)路濾波器，頻率能夠穩定在88～108MHz。三、DC-DC變換電路，實(shí)現了系統的低功耗和單電源供電。
　　
系統硬件電路設計
　　
1 接收電路設計
　　
CXA1691S的電源電壓適應范圍寬，2～10V范圍內電路均能正常工作，此外，它還具有立體聲指示LED驅動(dòng)電路以及FM靜噪等功能。由于本系統沒(méi)有涉及到調幅，所以芯片中的16引腳（AM中頻輸入）、15引腳（波段選擇）、10引腳（AM天線(xiàn)輸入）和5引腳（AM本振）均懸空，也可接電容到地。將7引腳（FM本振）和12引腳（FM輸入）與環(huán)路濾波器的輸入相連，從而利用鎖相環(huán)實(shí)現頻率的可控。具體電路如圖1所示。

圖1 CXA1691收音電路

2 鎖相方案設計
　　
本設計的第二個(gè)主要部分是鎖相環(huán)電路的設計。在這里考慮了以下幾種方案。
　
方案一：使用D/A控制壓控振蕩器產(chǎn)生可變的本振頻率，該方案的調諧方式比較簡(jiǎn)單，很容易實(shí)現自動(dòng)搜索功能，而且可以微調頻率，使收音效果達到最佳狀態(tài)。通過(guò)調試軟件調試硬件，所以調試相對容易些。但它也有兩個(gè)缺點(diǎn)：一是DAC產(chǎn)生的信號幅度是量化的，不能精確地鎖定本振頻率；二是沒(méi)有環(huán)路控制，穩定性不及鎖相環(huán)好。但是通過(guò)使用8位的DAC就可以使控制電壓的步進(jìn)為20mV,如果使用12位的DAC，則控制更精確?？梢?jiàn)，上述兩個(gè)缺點(diǎn)是可以克服的。

方案二:采用PLL頻率合成方式。PLL頻率數字調諧系統主要由壓控振蕩器 (VCO)、相位比較器(PD)、低通濾波器(LE)、可編程分頻器和高穩定晶體振蕩器組成，其結構如圖2所示。其中參考分頻器、PD以及可編程分頻器可以全部集成在芯片BU2614內部，VCO振蕩器輸出fosc作為本振頻率。BU2614可以用單片機來(lái)控制。高穩定度的晶振使得本振頻率穩定性極大地提高,而且通過(guò)單片機控制分頻系數也可以實(shí)現頻率步進(jìn)掃描、預置電臺、電臺存儲等多種功能。

圖2 鎖相原理圖

上述兩種方案都是目前產(chǎn)品設計廣泛使用的，為了使收音效果穩定并實(shí)現自動(dòng)搜臺的連續性，本設計采用了方案二，電路如圖3所示。

圖3 鎖相環(huán)電路

3 電源設計
　　
本系統的另外一個(gè)有特色的部分就是DC-DC變換電路的設計。嘗試了很多方法后，最終選用MAX770作為3V轉5V的電源，能夠輸出+5V，電流在1A完全滿(mǎn)足設計要求，且紋波較小，低于100mV，若采用濾波措施效果更佳。它的電路簡(jiǎn)單，輸出電壓也相當穩定，電路如圖4所示。

圖4 3V轉5V的電源設計

4 時(shí)鐘顯示
　　
本設計采用的DS12887實(shí)時(shí)時(shí)鐘芯片采用CMOS技術(shù)制成，具有內部晶振和時(shí)鐘芯片備份鋰電池，和常用的時(shí)鐘芯片MC146818B、DS1287的引腳兼容。采用DS12887芯片設計的時(shí)鐘電路無(wú)須任何外圍電路和器件，并具有良好的微機接口。芯片內部含有128字節RAM單元與軟件接口，其中14字節為時(shí)鐘單元和控制/狀態(tài)寄存器，114字節為通用RAM，可由用戶(hù)使用，所有RAM單元數據都具有掉電保護，可用于實(shí)現掉電存儲的功能。
　　
本系統還有其他非常有特色的地方，如自動(dòng)搜臺鎖臺和掉電存儲等。
　　
結束語(yǔ)
　　
本設計是一款簡(jiǎn)單實(shí)用的調頻接收機方案。其中CXA1691的應用大大降低了電路設計的復雜性，它將大部分電路集成在一起，增強了系統的穩定性。筆者曾利用NE564及一些輔助電路設計過(guò)收音電路，無(wú)論是收音的靈敏度還是信噪比都無(wú)法與本設計相媲美。另外它集成了音頻功率放大電路使音質(zhì)也有了質(zhì)的飛躍。
　　
鎖相環(huán)電路的設計在本設計中至關(guān)重要，尤其是環(huán)路濾波器的設計。筆者嘗試過(guò)三極管電路，也嘗試過(guò)LM358與LC電路結合，最終從頻帶寬度和穩定性上確定了本方案的設計。