視頻信號數字化光纖傳輸實(shí)驗裝置的研制

AD9708的外圍電路如圖9所示。其中REFLO是轉換基準的參考地，此腳接地禁用內部參考電壓。COMP1是噪聲衰減模式設置端，此處串接0．1 μF的電容能達到較好的轉換效果。R9是終端匹配電阻以消除高頻振蕩。C9和C10用以濾除數字電源紋波，C6、C7用以濾除模擬電源紋波。并行數據由DB0～DB7輸入，轉換后的數據由IOUTA輸出。此處輸出的信號須經(jīng)運放放大后，才能滿(mǎn)足通用性視頻顯示器的技術(shù)要求。
2．6．2 模擬放大及視頻信號輸出
采用AD8042實(shí)現信號的放大，如圖10所示。ULA將AD9708輸出的電流信號轉換為電壓信號，其中C1主要作用是去除高頻干擾。ULB作為電壓跟隨器，用于阻抗匹配。要求的輸出阻抗是75 Ω，電壓跟隨器使輸出阻抗為0，再串聯(lián)一個(gè)75 Ω(在ULB的7腳之后，圖中未標出)，來(lái)滿(mǎn)足匹配要求。

3 程序設計及仿真
系統采用VerilogHDL語(yǔ)言進(jìn)行程序編寫(xiě)，在QuartusⅡ環(huán)境下編輯仿真。FPGA內部時(shí)鐘由32 MHz晶振提供。FPGA的工作是：1)提供D／A轉換芯片AD9708、A／D轉換芯片AD9280、并串轉換芯片LV1023的工作時(shí)鐘和串并轉換芯片LV1224的參考時(shí)鐘，都是16 MHz；2)發(fā)送端對數據進(jìn)行8B10B編碼，并將轉換后的數據傳送給串化器；接收端獲取串并轉換后的十位數據，進(jìn)行解碼，還原為編碼前的八位數據，并將解碼后的數據傳送給數模轉換芯片。
3．1 8B10B編解碼
8B10B編碼是目前高速串行通訊普遍采用的編碼方式，8B10B編碼的目的是將八位數據轉換成10位的數據，并使轉換后的數據流中“0”和“1”的數量平衡，避免發(fā)送過(guò)程中因過(guò)多重復的出現“0”或“1”而發(fā)生的錯誤，提高線(xiàn)路傳輸的性能，有利于接收器更準確的捕捉同步時(shí)鐘，而且采用特定的碼元可以使接受端更準確地對準碼元。
8B10B編碼可以看成是5B6B和3B4B編碼的組合，組合過(guò)后有些編碼可能有兩個(gè)值，“1”和“0”的差值稱(chēng)為平衡度，用RD-表示平衡度為+2或0，RD+表示平衡度-2或0。將轉換后的數據接平衡度分為RD-和RD+兩列。設變量DISPIN表示正在轉換的數的平衡度，DISPOUT表示下一個(gè)轉換的數的平衡度。初始時(shí)設DISPIN與DISPOUT相等，先從RD-中開(kāi)始轉換，如果轉換后的數“0”和“1”的數量相等，繼續在RD-列中轉換下一個(gè)數，如果“0”和“1”的數不等，則轉到RD+列中轉換。同理在RD+列中，如果“0”、“1”個(gè)數相等則繼續在RD+中，否則換到RD-中。

解碼部分將10位數據的前六位和后四位分別按照5B6B和3B4B的列表解碼即可。
3．2 仿真
設計程序經(jīng)QuartusⅡ綜合器編譯綜合成功后，可以對輸入數據、中間產(chǎn)生的數據、輸出數據進(jìn)行仿真。裝置采用的8B10B編碼方式，分為3B4B和5B6B進(jìn)行編碼。解碼部分依照編碼時(shí)相同的分發(fā)將十位數據分為4B和6B分別解碼。解碼后再按順序組合成8位數據。程序以4B3B、6B5B分別查表的方式實(shí)現。

程序仿真圖如圖12所示，adin是編碼之前的八位數據，設為逐次加一的計數數據，為了方便比較，圖中用十進(jìn)制表示。編碼后的十位數據為data10b，adout是解碼后的數據?？梢钥吹诫m有延遲，解碼后數據仍為計數數據。因此程序可以準確地實(shí)現解碼功能。

4 結束語(yǔ)
全電視信號中除了視頻信號外，還包括音頻信號，其聲音信息的傳輸與轉換處理，是應用領(lǐng)域中不可缺少的內容與完備。除了單向通信外，收發(fā)設備之間相互進(jìn)行信息交換，實(shí)現雙向通信、完成反向控制功能，在光纖通信應用領(lǐng)域中獲得廣泛應用和普及。這些課題的技術(shù)性拓展與轉換，移植到相關(guān)實(shí)驗教學(xué)的應用中，一定有其積極的作用和意義。