基于PCIe總線(xiàn)的航空視頻采集記錄系統的設計

SAA7121需要進(jìn)行初始化配置后才能工作，初始化通過(guò)設置編碼器的寄存器，配置其工作模式。初始化要通過(guò)I2C總線(xiàn)完成，系統的I2C總線(xiàn)接口由FPGA實(shí)現。同步時(shí)鐘CLK VO和8-bit并行視頻數據都是由FPGA解碼處理后傳輸過(guò)來(lái)的。編碼器的工作頻率為27MHz，FPGA解碼后的視頻數據經(jīng)過(guò)SAA7121編碼器的綜合視頻信號CVBS送給監視器。同時(shí)也設計了一個(gè)備用的YC分量視頻接口。
2．4 視頻傳輸
采集的視頻數據經(jīng)過(guò)FPGA解碼處理后需要通過(guò)PCIe總線(xiàn)傳輸給嵌入式CPU以便于實(shí)時(shí)壓縮存儲。實(shí)現高速的PCIe總線(xiàn)是海量數據傳輸的關(guān)鍵。數據傳輸總線(xiàn)技術(shù)是不斷更新發(fā)展的過(guò)程。在數據通訊的起初階段，串行通訊因為信號簡(jiǎn)單、實(shí)現方便而應用廣泛，占有統治地位，例如RS422串行通訊，盡管速率不高，目前仍然很有生命力。為解決串行通訊的瓶頸問(wèn)題，開(kāi)始采用并行傳輸總線(xiàn)，并行通訊的速率取決于時(shí)鐘頻率和數據寬度。目前最流行33MHz／32bit的PCI總線(xiàn)，峰值傳輸速率可達132Mbps。當繼續提高時(shí)鐘頻率時(shí)，并行通訊總線(xiàn)的數據寬度卻成為繼續提高速率的障礙。由于極高頻下的線(xiàn)路串擾和反饋，難以保證多路并行總線(xiàn)信號數據同步的一致性，數據通訊的傳輸技術(shù)從并行回歸到串行，并行雙向的PCI總線(xiàn)發(fā)展為串行單向的PCIe總線(xiàn)。速率高達2．5Gbps的PCIe總線(xiàn)有三對差分信號，即同步時(shí)鐘CLK+／CLK-、接收信號R+／R-和發(fā)送信號T+／T-。PCIe總線(xiàn)設計電路如圖5所示。

在PCIe這種高速信號傳輸總線(xiàn)中，數據不是直接通過(guò)信號導線(xiàn)的電壓信號，而是通過(guò)高頻耦合方式傳輸的。圖5中的C1、C2就是發(fā)送方的耦合電容，應盡量靠近橋片。每一對差分信號都應該有耦合電容，圖5中時(shí)鐘和接收信號對的耦合電容，隱含在PCIe的主控方。