isp1016實(shí)現機載導航系統的鍵盤(pán)控制
加入技術(shù)交流群
關(guān)鍵詞：鍵盤(pán)控制器 在線(xiàn)可編程 掃描線(xiàn) isp1016
1 鍵盤(pán)控制器的外部接口信號
無(wú)論在任何計算機系統中，鍵盤(pán)都是最重要的輸入設備，但是普通鍵盤(pán)不能滿(mǎn)足機載要求。筆者在新一代電子航空圖導航系統中，用Lattice公司的ispLSI1016設計了一個(gè)45鍵盤(pán)控制器（以下簡(jiǎn)稱(chēng)KBC），經(jīng)實(shí)際應用，該鍵盤(pán)控制器通用性較強。圖1是其鍵盤(pán)和顯示器外觀(guān)示意圖。
一航情況下，KBC應該是CPU的一個(gè)外部I/O設備，它一方面監測各按鈕狀態(tài)，另一方面接受CPU的查詢(xún)并主動(dòng)向CPU請求中斷。因此，外部接口信號分CPU接口信號和鍵盤(pán)按鈕矩陣狀態(tài)信號。圖2為通用KBC外部接口信號示意圖，其定義如下：
*Reset：復位，低有效。該信號有效時(shí)將異步復位內部所有寄存器，以對KBC進(jìn)行初始化；
*CLK：工作時(shí)鐘，頻率為100kHz；
*CS：片選，低有效；
*RD：讀信號，低有效；
*A0:片內地址，用于區分片內寄存器；
*INT:中斷請求，高有效。當鍵盤(pán)控制器檢測到有效按鍵時(shí)，該腳為高，當CPU讀走按鍵編碼時(shí)，KBC自動(dòng)撤銷(xiāo)中斷請求；
*D4～D0：三態(tài)數據線(xiàn)；
*SL3～SL0:掃描輸出，按鍵盤(pán)矩陣的列線(xiàn)；
*RL4～RL0:回復線(xiàn)，接鍵盤(pán)矩陣的行線(xiàn)。
實(shí)際上，大部分矩陣鍵盤(pán)的行列是可對換的。
2 KBC接口寄存器定義及驅動(dòng)程序
KBC針對CPU接口設計有2個(gè)只讀寄存器，即數據寄存器（Dreg）和狀態(tài)寄存器（Sreg）。數據寄存器用于保持有效按鍵的編碼值，該編碼值就是按鍵所在的行列；而狀態(tài)寄存器則用于保持按鍵的狀態(tài)信息，以供CPU查詢(xún)。當CPU訪(fǎng)問(wèn)KBC時(shí)（即CS和RD同時(shí)有效）,adk A0=0，則訪(fǎng)問(wèn)數據寄存器，否則訪(fǎng)問(wèn)狀態(tài)寄存器。表1、表2分別是數據寄存器和狀態(tài)寄存器的定義。
表1 數據寄存器定義
| D7 D6 D5 | D4 D3 | D2 D1 D0 |
| X X X | Col(列值) | Row(行值) |
表2 狀態(tài)寄存器定義
| D7 D6 D5 | D4 D3 D2 D1 | D0 |
| X X X | 0 0 0 0 |
顯然，KBC的編程可以有2種模式，一種是軟件查詢(xún)，另一種是中斷驅動(dòng)。由于本系統采用WindowNT為運行環(huán)境，KBC對應用程序透明，所以，將INT請求直接和CPU的某一空閑中斷(IRQ9)相連接，以便使驅動(dòng)程序能將KBC作為一個(gè)設備打開(kāi)。在初始化加載時(shí)，應將對應中斷觸發(fā)設置為電平敏感。其VC核心代碼如下：
＃define SReg 0x401 //鍵盤(pán)狀態(tài)寄存器地址
#define DReg 0x400 //鍵盤(pán)數據寄存器地址
…
BYTE SR,Key,Row,Col；
…
SR=inp(SReg)0x1f;
//讀數據寄存器，低6位有效
Col=Key>>3；
//右移3位，提取按鍵列值
Row=Key 0x07；//提取按鍵行值
}
至此，就可根據Row和Col的值將它翻譯為某一標準鍵，并存入NT鍵盤(pán)緩沖區。
3 KBC內部邏輯設計
內部控制邏輯設計的關(guān)鍵是掌握按鍵識別原理。圖3所示是其鍵盤(pán)識別原理圖。設計時(shí)，可將按鍵設置在行線(xiàn)、列線(xiàn)的交點(diǎn)上。行線(xiàn)通過(guò)上拉電阻接到VCC(+5V)，無(wú)按鍵時(shí)處于高電平。有按鍵時(shí)行線(xiàn)電平狀態(tài)由列線(xiàn)決定。所有列線(xiàn)均為高則行線(xiàn)高，任一列線(xiàn)為低則行線(xiàn)低。KBC處理的核心就在于確認某一行線(xiàn)為低時(shí)，能定位出對應的列線(xiàn)。
3.1 輸出掃描線(xiàn)（SL3..SL0）
在設計輸出掃描線(xiàn)時(shí)，可以使用一個(gè)2-Bit狀態(tài)機Q5[L1..0]來(lái)依次輪流使掃描線(xiàn)輸出為低電平。驅動(dòng)時(shí)鐘的周期為640ms，亦即每即掃描線(xiàn)持續640ms的低電平。將狀態(tài)機的狀態(tài)編碼值和當前周期為低電平的掃描線(xiàn)序號對應起來(lái)，即可簡(jiǎn)化后續處理。圖4是掃描線(xiàn)輸出波形。注意，無(wú)論何種按鍵組合，在任一狀態(tài)，有且僅有一個(gè)掃描線(xiàn)為低電平，否則后續處理將無(wú)法正確識別。
處理回復線(xiàn)（RL4..RL0）時(shí)，應該對其中為低電平的行線(xiàn)進(jìn)行編碼。5個(gè)行線(xiàn)需要3-Bit寄存器，記為[RQ5..RQ0]，其真值表如下：
[RL4..RL0] ->[RQ2..0]
----------------
[H,H,H,H,L] ->[0,0,0];0
[H,H,H,L,H] ->[0,0,1];1
[H,H,L,H,H] ->[0,1,0];2
[H,L,H,H,H] ->[0,1,1];3
[L,H,H,H,H] ->[1,0,0];4
當KBC確認是有效按鍵后，應把行列編碼值放入緩沖，以供CPU讀取，其邏輯表達如下：
式中，[KSL1,KSL0]是記錄有效按鍵的掃描線(xiàn)編碼，即當時(shí)的[QSL1..0]狀態(tài)。
3.3 CPU的讀操作
CPU讀狀態(tài)寄存器時(shí)，系統把中斷請求寄存器INT的值送出，而讀數據寄存器時(shí)，它將把FIFO緩沖的按鍵值送出，處理CPU讀操作的表達式如下：
[D4..D0].oe=!CS !RD; //寄存器由三態(tài)控制
[D4..D0]=(!A0 [FIFO4..FIFO0])＃ //A0=0：送按鍵數據
(A0 [L,L,L,L,INT])； //A0=1；送狀態(tài)
INT.ar=!Reset #(!CS!RD !A0);//讀數據寄存器時(shí)應撤銷(xiāo)中斷
3.4 鍵盤(pán)處理狀態(tài)機
該狀態(tài)處理機是KBC處理的核心。圖5是其狀態(tài)轉移圖，其驅動(dòng)時(shí)鐘應該比掃描周期快而且應該是它的整數倍。此處采用的80ms時(shí)鐘周期是掃描周期的8倍。下面討論其狀態(tài)轉移條件。
1.記錄當前掃描周期
2.if若有低電平的回復線(xiàn)then S1 else S0；
S1:
1. 啟動(dòng)延時(shí)（去抖）計數器，延時(shí)10.24ms
2. 無(wú)條件進(jìn)入下一狀態(tài)S2
S2:去抖狀態(tài)
if去抖正確then S3
else S0
S3:確認狀態(tài)
1. 將有效鍵值打入FIFO緩沖
2. 設置
4 改進(jìn)建議
上述KBC完全可以滿(mǎn)足一般系統對鍵盤(pán)的要求，但仍然可以改進(jìn)以使之更加智能化。例如使CPU能夠對KBC的讀操作和寫(xiě)入控制字進(jìn)行適當控制、使KBC可處理組合按鍵和按鍵連擊、增加KBC多字節的緩沖等。上述功能完全可以根據設計者系統和應用程序的要求進(jìn)行改進(jìn)。本設計源代碼使用的是ABLE硬件描述語(yǔ)言，對此感興趣的同志可以和作者進(jìn)行聯(lián)系。
評論