基于USB接口和FPGA控制的虛擬儀器設計
加入技術(shù)交流群
USB接口電路綜合多方面因素進(jìn)行考慮，選用Philips公司的專(zhuān)用USB接口芯片PDIUSBD12和AT-MEL公司的AT89S52單片機進(jìn)行連接來(lái)實(shí)現USB總線(xiàn)接口功能。PDIUSBD12芯片提供了與任何外部微控制器或微處理器連接的高速并行接口。對單片機而言，PDIUSBD12就像一個(gè)帶8位數據總線(xiàn)和地址總線(xiàn)的存儲器件。PDIUSBD12芯片與單片機連接有兩種方式：地址和數據總線(xiàn)復用模式和非復用模式。這兩種模式的主要區別是芯片的第10引腳ALE和第28引腳A0的連接有所不同。本系統采用地址和數據總線(xiàn)復用模式，將第10腳ALE連接到單片機的地址鎖存使能端ALE，該腳將地址／數據總線(xiàn)上的地址信息鎖存，并通過(guò)內部邏輯產(chǎn)生選通信號，來(lái)判斷總線(xiàn)上傳輸的是命令還是數據，因此單片機與該芯片的通信采用如下的方式：一個(gè)偶數地址表示單片機對芯片進(jìn)行讀／寫(xiě)數據，本設計中使用7F00H地址，一個(gè)奇數地址表示單片機對芯片寫(xiě)入操作指令，本設計中使用7F01H地址。在這種模式下，該芯片的28引腳A0可以忽略，通過(guò)上拉電阻接電源。PDIUSBD12與單片機的連接電路原理圖如圖6所示。本文引用地址：http://dyxdggzs.com/article/163549.htm
3 系統軟件設計
應用程序是指為了完成某項或某幾項特定任務(wù)開(kāi)發(fā)運行于操作系統之上的計算機程序。本系統利用Borland C++ Builder 6．0開(kāi)發(fā)了一個(gè)具有基本硬件控制、數據傳輸、數據處理與顯示功能的應用程序。該應用程序主要包括顯示部分和控制面板部分。顯示部分可以將經(jīng)過(guò)一定處理的信號數據顯示出來(lái)，并可對顯示方式做一定的調整?？刂泼姘宀糠挚梢栽诳刂茢祿杉布娐返膯?dòng)、停止、采樣頻率以及存儲數據、頻譜分析等工作。
應用軟件是整個(gè)系統的控制中心，所有的命令都是由這里發(fā)出的。主要由面板顯示部分、觸發(fā)采集數據與讀取數據部分、采樣頻率控制部分、頻譜分析部分、波形保存與回放部分、調節波形顯示部分等幾部分組成的。工作過(guò)程如下：軟件先發(fā)出開(kāi)始波形信號采集的命令，通過(guò)USB接口控制FPGA采集數據，根據采樣頻率即可大概估計FPGA采集500個(gè)點(diǎn)所需要的時(shí)間，經(jīng)過(guò)適當的延時(shí)之后就控制從FPGA存儲器讀取采集的數據，然后根據采樣頻率和信號的放大倍數對數據進(jìn)行適當的處理，最后就在面板上顯示出來(lái)。定時(shí)地重復上面的過(guò)程就能夠定時(shí)地更新顯示的波形，從而實(shí)時(shí)顯示信號的波形。
應用程序中主循環(huán)程序是核心內容，它主要是檢查事件標志，然后進(jìn)入對應的子程序進(jìn)行進(jìn)一步處理。本系統主要用到端點(diǎn)2的輸入與輸出兩個(gè)功能，利用端點(diǎn)2的輸入傳輸采集到的數據，利用端點(diǎn)2的輸出讓單片機接受計算機的命令，例如啟動(dòng)采樣，改變采樣頻率等。主循環(huán)程序的流程圖如圖7所示。
最后開(kāi)發(fā)出具有多功能綜合測量應用軟件界面如圖8所示。
4 結 語(yǔ)
本設計是在C++ Builder。的應用軟件開(kāi)發(fā)環(huán)境下，由PDIUSBD12的USB接口芯片組成的USB接口電路及FPGA控制的數據采集系統做成的虛擬數字示波器。該系統能實(shí)現對信號幅度在±O．1～±25 V，頻率在0～1 MHz的信號進(jìn)行測量并顯示出波形。本設計研究的虛擬數字示波器具有普通示波器的顯示信號波形的功能，而且具有普通示波器所不具有的存儲和回放信號的波形、頻譜分析等功能。通過(guò)對應用軟件進(jìn)行操作，可對信號波形進(jìn)行左右拉伸、上下拉伸、左右移動(dòng)和上下移動(dòng)。還可以對信號進(jìn)行頻譜分析、存儲和顯示信號的波形，調節信號的采樣頻率。實(shí)驗結果表明該設計方案是可行的，并具有較好的應用前景。
評論