簡(jiǎn)單MicroBlaze微控制器的理念

MicroBlaze是一款基于構造的的嵌入式微處理器，它的顯著(zhù)優(yōu)勢在于能滿(mǎn)足復雜應用的需求，在除了運行簡(jiǎn)單的通用應用以外，還能運行操作系統。

設計人員能夠在當前所有的賽靈思架構中實(shí)施MicroBlaze軟處理器，在不同產(chǎn)品系列間實(shí)現方便的轉換，具有很高的靈活性。但是，MicroBlaze系統設計不僅要在70多種參數中選擇，而且還要借助一系列功能強大的嵌入式工具，如果應用只需要簡(jiǎn)單的微控制器，這種設計方法反倒不實(shí)用。

但是，利用適當的技術(shù)，用戶(hù)可以開(kāi)發(fā)構造簡(jiǎn)單的預配置MicroBlaze微控制器，并方便快捷地將其添加到任何FPGA設計中?？蓪?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/控制器">控制器的實(shí)例直接加入HDL。用戶(hù)能在標準的FPGA設計流程中直接使用，無(wú)須特殊的腳本或復雜的步驟。僅需三個(gè)文件即可啟動(dòng)設計工作，包括兩個(gè)硬件實(shí)施文件和一個(gè)軟件定義文件。這種方法使工程師不用學(xué)習或者只需很少量的學(xué)習就能快速啟動(dòng)FPGA嵌入式設計工作。

在ISE 11.1中啟動(dòng)MicroBlaze軟件開(kāi)發(fā)工作，可使用獨立的軟件開(kāi)發(fā)套件(SDK)進(jìn)行C和C++應用的創(chuàng )建和調試，而無(wú)須全面的嵌入式開(kāi)發(fā)套件(EDK)。

微控制器預配置了兩種選項，UART和調試。表1顯示了根據微控制器配置不同而給出的各種FPGA系列的尺寸估算值。此外，Virtex器件使用了兩個(gè)Block RAM，而Spartan器件使用四個(gè)Block RAM。對應用代碼進(jìn)行調試后，用戶(hù)即可移除調試選項，以減小控制器的尺寸。例如，Spartan-6微控制器僅需要220個(gè)切片。

微控制器概覽
簡(jiǎn)單MicroBlaze微控制器包含的組件有32位MicroBlaze處理器、8KB RAM/ROM、帶64KB尋址空間的32位用戶(hù)接口、中斷支持、可選UART，以及可選的JTAG調試接口。圖1顯示了系統方框圖。

圖1 SMM由MicroBlaze處理器、存儲器及接口組成

根據需要以及實(shí)施工具允許的范圍，時(shí)鐘輸入可高可低。有效高電平復位輸入與輸入時(shí)鐘內部同步。中斷輸入信號可提供中斷支持，微控制器提供服務(wù)時(shí)用中斷確認輸出進(jìn)行確認。此外，簡(jiǎn)單的地址映射用戶(hù)接口也同步于時(shí)鐘，支持用戶(hù)定制。圖2顯示了用戶(hù)接口的時(shí)序?？蓪⒆止潌⒂糜糜谧止澓桶胱质聞?wù)處理。

圖2 簡(jiǎn)單的地址映射用戶(hù)接口同步于時(shí)鐘

用于可對16位寬的軟件映射地址總線(xiàn)進(jìn)行解碼，以將不同的定制接口或外設連接至微控制器。在插入片選(Chip Select)兩個(gè)時(shí)鐘周期后對讀取數據進(jìn)行采樣。

一些預配置的版本可提供串行16450 UART選項。波特率在軟件中進(jìn)行編程，以保持UART獨立于時(shí)鐘輸入。調試選擇可使用內部FPGA資源，并直接連接至FPGA JTAG接口，從而通過(guò)常規FPGA下載線(xiàn)纜實(shí)現應用調試。

FPGA設計流程
FPGA設計流程遵循如圖3所示的標準ISE FPGA實(shí)施流程?？稍贔PGA設計中的任何層級級別上通過(guò)Verilog或VHDL創(chuàng )建微控制器實(shí)例。使用兩個(gè)與硬件相關(guān)的文件微控制器網(wǎng)表(smm.ngc)和Block RAM存儲器映射文件(smm.bmm)即能完成FPGA的實(shí)施，用戶(hù)既不必費心學(xué)習新的工具，也不用使用復雜的腳本流程。FPGA嵌入式設計從未如此的簡(jiǎn)單易行。微控制器配置之間的切換非常簡(jiǎn)單，只需替換所需的網(wǎng)表文件，然后重新實(shí)施FPGA即可。