觸摸屏控制器芯片中的高精度低功耗ADC設計

摘要：鑒于市場(chǎng)上現有觸摸屏控制器功耗較大,而ADC是觸摸屏控制器的核心電路,本文設計了采用睡眠/喚醒兩種工作模式工作的ADC電路。有觸摸事件時(shí),ADC開(kāi)啟且不需喚醒延時(shí),否則處于睡眠狀態(tài)。根據寄生容值,本文對DAC級間耦合電容進(jìn)行了優(yōu)化設計,大大提高了ADC精度。實(shí)踐表明：該芯片可在2.5 V ~5.3V 電壓范圍、-40 °C ~85 °C 溫度范圍下工作,芯片功耗不足1mW,且均可達到12位精度。電路具有精度高、功耗低、版圖面積小的特點(diǎn),對觸摸屏控制器的優(yōu)化設計有指導作用。

關(guān)鍵詞：開(kāi)關(guān)電容網(wǎng)絡(luò ); 逐次逼近模數轉換器; 耦合電容; 比較器

引言

ADC 采用逐次逼近型(SAR)結構,具有125kHz采樣速率,12位精度。電容電荷重新分布D/A技術(shù)采用電荷按比例縮放子DAC組合,進(jìn)而大大減小了芯片電容面積,也避免了采用像電阻陣列結構所帶來(lái)的固有直流功耗,通過(guò)對DAC級間耦合電容值的優(yōu)化設計,提高了ADC精度。比較器采用自消除失調電壓的開(kāi)關(guān)電容比較器。

據調研,市場(chǎng)上現有觸摸屏控制器芯片主要來(lái)自ADI公司(如AD7843、AD7873、AD7877)和TI公司(如ADS7843、TSC2046、TSC2003),對其性能進(jìn)行對比,如表1所示。

表1觸摸屏控制器芯片性能對比結果

通過(guò)對ADC電路進(jìn)行優(yōu)化設計,可使觸摸屏控制器的功耗不足1mW,低于表1中現有芯片的功耗。

因此本設計的側重點(diǎn)是在滿(mǎn)足工作電壓、工作溫度的基礎上,使ADC工作在睡眠/喚醒兩種工作模式下,以大大降低功耗。為了實(shí)現這一目的,芯片中設計了電壓基準電路模塊,以控制ADC的開(kāi)啟和關(guān)閉。

電路設計與分析

ADC的整體結構設計

SAR ADC包括采樣保持電路、比較器、DAC、逐次逼近寄存器、時(shí)序產(chǎn)生及數字控制邏輯電路。模擬輸入電壓(vin)由采樣/保持電路保持,N位SAR ADC需要N個(gè)比較周期,同時(shí)在當前一位轉換完成之前不得進(jìn)入下一次轉換。因此該類(lèi)ADC能夠有效節省功耗和空間,該結構中DAC和比較器設計的好壞對整個(gè)ADC轉換精度起關(guān)鍵性的作用。

DAC的設計

DAC結構設計

由于在CMOS集成電路中,制造電容比制造電阻更節省芯片面積,而且電容上沒(méi)有功率損耗,另外,開(kāi)關(guān)電容網(wǎng)絡(luò )可以完成采樣保持的功能,節省了單獨的采樣保持電路。因此,本文選擇采用開(kāi)關(guān)電容網(wǎng)絡(luò )構成電荷按比例縮放式DAC。

電荷按比例縮放式DAC主要由按照二進(jìn)制加權排列的電容陣列組成。電容是CMOS工藝兼容的,而且相對精度高,所以電荷按比例縮放式DAC在CMOS工藝中容易實(shí)現。然而當其精度提高時(shí),一方面所需的大電容導致芯片尺寸過(guò)大,而且大電容需要大充電電流,充電時(shí)間過(guò)長(cháng);另一方面最高權位和最低權位的電容比例變得很大,比值越大,電容匹配越差。所以高精度DAC通常由低精度DAC通過(guò)電容耦合來(lái)實(shí)現。這種耦合結構成功的關(guān)鍵之一是確定耦合電容值。只有選擇合適的耦合電容值,才能保證各位間的權重關(guān)系,并實(shí)現D/A轉換,如圖1所示。

圖1 電荷按比例縮放式DAC組合的實(shí)現

設圖1中A點(diǎn)到地的電容為CA,DAC的縮放通過(guò)電容CS實(shí)現,CS和LSB陣列的串聯(lián)組合必須接于MSB陣列的左側,因此可得：

版圖設計時(shí),為了消除介電松弛對轉換精度的影響,消除電荷擴散和介電極化效應,減少噪聲干擾,電容上極板上會(huì )加靜電屏蔽層,并接地。為了消除襯底噪聲,將電容做在阱里,阱接地。電容陣列極板和屏蔽層或阱間形成的寄生電容,使電路中耦合電容兩極板地的寄生電容值增大,使得在確定耦合電容值時(shí),必須考慮寄生電容的影響。