免費的 I/O：改進(jìn) FPGA 時(shí)鐘分配控制

圖4 AMC時(shí)鐘網(wǎng)絡(luò )控制

可編程性重新定義了時(shí)鐘網(wǎng)絡(luò )
一個(gè)可編程的時(shí)鐘分配IC，如ispClock5406D專(zhuān)門(mén)為高性能的通信和計算應用而設計，如PCI Express、ATCA、MicroTCA和AMC。這些可編程IC的主要功能包括一個(gè)超低相位噪聲的PLL、輸出部分支持多種邏輯標準和雙偏移控制。

這類(lèi)可編程時(shí)鐘分配IC的主要優(yōu)點(diǎn)包括：
● 可編程偏移通過(guò)減少蜿蜒的走線(xiàn)從而簡(jiǎn)化了電路板布局，并有助于增加時(shí)序容限、縮短設計時(shí)間。

● 能夠通過(guò)一個(gè)可編程的輸出阻抗特性來(lái)匹配走線(xiàn)阻抗。與更高的輸出VCC和接地引腳相結合，提高了時(shí)鐘信號的完整性。此外，由于輸出阻抗可以按每個(gè)器件來(lái)調整，器件與器件間輸出阻抗的差異最小化，從而提高生產(chǎn)合格率。一個(gè)片上可編程輸出阻抗還可以彌補使用輸出阻抗匹配電阻而引起的要用更大的電路板面積的需求。

● 一個(gè)通用扇出緩沖器，可以通過(guò)編程來(lái)驅動(dòng)多種信號標準，減少了對獨立的（有時(shí)部分使用）信號轉換器的需求，因此減少了時(shí)鐘網(wǎng)絡(luò )的層次，并且降低了整個(gè)電路板的時(shí)序要求。

● 低抖動(dòng)和良好匹配的輸出-輸出偏移，可以提供額外的時(shí)序容限。

● 每個(gè)IC的配置可保存在片上非易失性存儲器中，通過(guò)JTAG接口進(jìn)行重新編程。然后器件的某些特定方面可以通過(guò)一個(gè)I2C接口進(jìn)行修改。因為該器件的所有的主要功能都是可編程的，設計人員可以使用標準化的器件，如ispClock5406D以滿(mǎn)足其系統時(shí)鐘需求，并且降低成本。

綜述
可編程時(shí)鐘器件集成了主要的時(shí)序元件，如一個(gè)PLL、分頻器、扇出緩沖器、零延遲緩沖器，從而節省電路板面積、降低成本，并提高性能。使用諸如ispClock5400D系列器件，設計人員可以更好地規劃其特定系統的理想時(shí)鐘產(chǎn)生和分配電路，更好地利用其FPGA上的I/O。