基于單片機的Zigbee傳感器節點(diǎn)的硬件設計

摘要：無(wú)線(xiàn)傳感網(wǎng)絡(luò )應用廣泛，它通過(guò)無(wú)數千個(gè)微小的節點(diǎn)之間互相通信實(shí)現大范圍監控的模式。采用IEEE802.15.4/Zigbee低成本、低功耗的技術(shù)，實(shí)現多個(gè)節點(diǎn)間無(wú)線(xiàn)通信。首先從節點(diǎn)機的硬件設計描述硬件各個(gè)部分的模塊設計，再分析節點(diǎn)機的軟件設計。闡述傳感器網(wǎng)絡(luò )節點(diǎn)的基本體系結構，重點(diǎn)介紹基于單片機ATMEGA128L和CC2420的Zigbee傳感器節點(diǎn)的硬件設計，并對硬件進(jìn)行組網(wǎng)，并對其測試，測試結果表明該節點(diǎn)的體積小，集成度高，功耗低，通過(guò)多層次布線(xiàn)不僅減少了信號的干擾，而且加大了傳輸的距離。

　　引言

　　ZigBee聯(lián)盟定義
了2種物理設備類(lèi)型：一種是全功能設備FFD(fullfunctiondevice);另一種叫精簡(jiǎn)功能設備RFD(reducedfunctiondevice)。網(wǎng)絡(luò )的構建需要有協(xié)調器參與工作(FFD)。整個(gè)網(wǎng)絡(luò )的形成過(guò)程：首先進(jìn)行初始化，之后協(xié)調器開(kāi)始參與后建立網(wǎng)絡(luò )，網(wǎng)絡(luò )建立以后再通過(guò)路由器(FFD)和終端設備(RFD)發(fā)現網(wǎng)絡(luò )，最后在建立起的網(wǎng)絡(luò )開(kāi)始數據管理和傳送。

　　1 節點(diǎn)硬件設計

　　傳感器節點(diǎn)是由幾個(gè)不同的模塊組成，這些模塊處理著(zhù)不同的功能，有傳感器模塊，傳感器模塊是傳感的硬件基礎，接著(zhù)通過(guò)處理器模塊，這個(gè)模塊執行著(zhù)重要的功能，數據處理后才能進(jìn)行通信，還有無(wú)線(xiàn)通信模塊和能量供應模塊。傳感器節點(diǎn)主要的功能是：首先進(jìn)行數據節點(diǎn)的數據采集，采集后的數據再進(jìn)行處理，經(jīng)過(guò)處理后的數據再通過(guò)節點(diǎn)轉發(fā)進(jìn)行融合，同時(shí)還有其他節點(diǎn)轉發(fā)數據過(guò)來(lái)，這樣再對所有節點(diǎn)的數據進(jìn)行管理和融合，數據處理后再進(jìn)行存儲。所有傳感器的工作原理和結構大致相同，雖然每一種傳感器設計不同，但是基本的架構是相同的。傳感器節點(diǎn)的這種功能等同于兼并傳統網(wǎng)絡(luò )的路由功能，作為網(wǎng)絡(luò )終端傳送和接收數據，是構成5項網(wǎng)絡(luò )的基礎，網(wǎng)線(xiàn)網(wǎng)絡(luò )的基本元素是傳感器節點(diǎn)，節點(diǎn)是構成無(wú)線(xiàn)傳感網(wǎng)絡(luò )的基本平臺。

　　由于傳統的節點(diǎn)用來(lái)采集數據，不僅節點(diǎn)個(gè)數多，而且工作時(shí)間長(cháng)、效率低等，此次設計做了些改進(jìn)。此次采用的硬件設計綜合不同硬件的特點(diǎn)，處理器是采用AVR單片機ATmega128L處理器，它的特點(diǎn)是性能高、速度快、功耗較低，比普通的8位機相比，實(shí)用性高、硬件資源豐富。具有高性能、高速度、低功耗和硬件資源豐富的特點(diǎn)。

　　CPU主要具有幾種省電模式：IDLE、POWERSAVE、POWERDOWM、STANDYBY。在不同的省電模式下可以高效率工作。時(shí)鐘控制由8MHz的晶振提供，時(shí)鐘頻率可以通過(guò)軟件進(jìn)行更改和選擇。其內部集成的程序存儲器大小為128KB,還有4KB靜態(tài)RAM,同時(shí)帶有4KB的E2PROM。

　　1.1通信模塊

　　CC2420是Chipcon公司開(kāi)發(fā)的一款低功耗通信芯片。它的特點(diǎn)是延遲時(shí)間短，使得有更多的充足的睡眠時(shí)間，保持這個(gè)狀態(tài)不僅可以提高效率，節約了能耗，節點(diǎn)的使用壽命也比較可觀(guān)。CC2420與處理器的連接方便，通過(guò)4個(gè)管腳表示數據的狀態(tài)，分別為它使用SFD、FIFO、FIFOP和CCA。接口是采用SPI接口，它與CC2420交換數據、發(fā)送命令，復位時(shí)通過(guò)VREG_EN和RESET_N2個(gè)引腳實(shí)現使能和復位，產(chǎn)生和CC2420匹配的工作電壓，一般大小為1.8V,保證處理器進(jìn)入正常工作狀態(tài)。由于和天線(xiàn)相接的引腳具有高阻抗特點(diǎn)，引腳為RF_P和RF_N。高阻抗匹配需要高阻抗天線(xiàn)，一般要求匹配的負載阻抗為115+j×180。

　　1.2存儲器部分

　　此次設計采用串行接口的Flash存儲芯片AT45DB041,它的存儲空間為4Mbit,可以方便地和串口相接。由于1個(gè)網(wǎng)絡(luò )傳感節點(diǎn)具備路由器和主機2種功能，處理器ATmega128L的片內存儲單元不能滿(mǎn)足要求，所以必須進(jìn)行相應的擴展。每個(gè)節點(diǎn)必須有獨立的序列號，此次設計選擇DS2410Z序列號存儲器。它有64位ROM,內含是48位唯一的序列碼、8位CRC校驗碼和8位家族碼。數據采用1-Wire協(xié)議，無(wú)需外部供電，僅通過(guò)1個(gè)信號引線(xiàn)和1個(gè)地回路串行傳輸。路由功能采用串行接口的Flash存儲芯片AT45DB041,它擁有4Mbit的存儲空間，可方便地連接在A(yíng)Tmega128L的串口上。

　　1.3其他模塊

　　設計采用光敏傳感器，電源模塊由2節1.5V干電池供電。傳感器模塊的選擇相對比較靈活，可以根據實(shí)際情況選擇不同的傳感器。節點(diǎn)設計處理器處于省電模式，射頻模塊無(wú)任務(wù)時(shí)處于睡眠模式，以盡量減少節點(diǎn)的耗電。

　　1.4設計要點(diǎn)

　　為了減少外圍信號的干擾，必須把信號線(xiàn)、地線(xiàn)分開(kāi)，分成幾個(gè)層次，并且是采用獨立的模塊設計，考慮到設計的幾點(diǎn)體積更精簡(jiǎn)，更需要減小信號的干擾，可以用多層板，在高電頻的工作狀態(tài)，在該層沒(méi)有用做布線(xiàn)的面積均需用銅填充并接到地。

　　2 節點(diǎn)機的軟件設計

　　本文采用的開(kāi)發(fā)軟件是WinAVR20050214版本的集成開(kāi)發(fā)環(huán)境和AVRStudio4下載程序。軟件模塊主要包括：CC2420驅動(dòng)程序、網(wǎng)絡(luò )路由設計等。

　　2.1協(xié)調器的軟件設計

　　協(xié)調器的軟件流程圖如圖1所示。系統剛開(kāi)始初始化，硬件協(xié)議初始化后開(kāi)始建立網(wǎng)絡(luò )，判斷節點(diǎn)是否接入網(wǎng)絡(luò )，接入網(wǎng)絡(luò )成功后運行協(xié)議任務(wù)，接收節點(diǎn)數據并發(fā)送到PC上。

　　建立過(guò)程中若超過(guò)次數則接收失敗，繼續下一次接收。

　　圖1 協(xié)調器的軟件流程