基于A(yíng)D9854的雷達信號源設計與實(shí)現

以下將介紹控制AD9854，的流程。
首先對AD9854進(jìn)行復位，FPGA發(fā)送高電平給AD9854第71管腳，高電平持續的時(shí)間長(cháng)度要超過(guò)20個(gè)周期的AD9854采樣時(shí)鐘。復位信號使AD9854的所有寄存器恢復到默認狀態(tài)。需要注意的是，復位信號的長(cháng)度必須滿(mǎn)足一定的要求，否則在實(shí)際操作中可能會(huì )出現錯誤。
當FPGA接收到外部發(fā)送的觸發(fā)信號以后，DDS控制模塊就開(kāi)始工作了。首先從雙口RAM中讀取波形數據，包括起始頻率(FTW)，增量頻率字(DFW)，斜率時(shí)鐘(RRC)以及控制信號。DDS控制模塊給雙口RAM送讀使能和讀地址，然后把雙口RAM中的數據讀到數據選擇模塊中。之后接收波形模式選擇信號。這個(gè)信號是三位二進(jìn)制數，總共有8種工作模式，總的來(lái)說(shuō)分為工作模式和測試模式。當系統為工作模式的時(shí)候，該系統就是雷達發(fā)射機的中頻信號模塊。在工作模式下，該中頻信號模塊能發(fā)射4種模式的波形：時(shí)寬是0．2μs的正弦波，時(shí)寬為5μs的線(xiàn)性調頻波，時(shí)寬為30μs的線(xiàn)性調頻波和時(shí)寬80μs的線(xiàn)性調頻波。當發(fā)射信號為時(shí)寬是0．2μs的正弦波或時(shí)寬為5μs的線(xiàn)性調頻波時(shí)，對近區的目標進(jìn)行搜索；當發(fā)射信號是時(shí)寬為30μs的線(xiàn)性調頻波時(shí)，對中區的目標進(jìn)行搜索；當發(fā)射信號為時(shí)寬為80μs的線(xiàn)性調頻波時(shí)，對遠區的目標進(jìn)行搜索。當系統為測試模式的時(shí)候，也分為時(shí)寬為0．2μs，5μs，30μs，80μs這4種模式的信號，但是當信號時(shí)寬為0．2μs時(shí)，信號中加入了多普勒頻率，這樣就為信號處理機檢測測速單元提供了方便。該系統為測試模式時(shí)主要且模擬雷達回波信號的作用。如圖5所示。

當接收到模式選擇信號以后，DDS控制模塊開(kāi)始給AD9854送數據。這時(shí)，FPGA給AD9854傳送的數據都保存在I／O緩存區內。接著(zhù)，FPGA就給AD9854發(fā)送update clock。這樣，I／O緩存區內的數據就送入AD9854的寄存器中，AD9854開(kāi)始產(chǎn)生信號。最后，給AD9854的控制寄存器地址為1F的第七位送高電平，這樣就把信號清零，從而產(chǎn)生了脈沖信號。

5 系統測試
5．1 系統測試框圖
根據該設計系統的設計思想和工作原理，結合系統測試指標要求，提出系統測試方案和使用儀器。測試儀表主要包括信號源、頻譜儀、萬(wàn)用表、電源、示波器等。
按照框圖連接測試儀表，設置直流電源輸出電壓為±5 V，通過(guò)相應接口送入雷達信號產(chǎn)生器的電源接口。設置信號源，輸出中心頻率為30 MHz，功率為(0±1)dBm線(xiàn)性調頻波。測試時(shí)雷達信號產(chǎn)生器工作于外觸發(fā)模式下，當接收到外部觸發(fā)信號時(shí)開(kāi)始產(chǎn)生波形。雷達信號源的信號送入示波器(泰克的DPO4104)，測試信號的時(shí)域參數，包括時(shí)寬，幅度，脈沖前后沿，本底噪聲等。雷達信號源的信號送入頻譜儀(羅德與施瓦茨的頻譜儀FSMR)測試信號的頻域參數，包括信號的頻率、帶寬、諧波和帶內雜散等。
系統測試框圖如圖6所示。