一種高性能Class D音頻放大器PWM控制的設計
加入技術(shù)交流群
3 仿真結果和分析
采用UMC 0．6μmBCD工藝，在Cadence工作環(huán)境下，通過(guò)H-spice對電路性能進(jìn)行了仿真。
首先對比三種不同電源電壓VDD=2．4 V、3．3 V和5 V下鋸齒波產(chǎn)生電路產(chǎn)生的鋸齒波信號VSW的幅度和周期特性。根據式(8)知，鋸齒波的頻率與VDD無(wú)關(guān)。而據式(4)知鋸齒波的幅度與VDD成正比。如圖5所示，三種電源電壓下鋸齒波的頻率均為1．065 MHz，幅度分別為1．051 V，1．443 V和2．187 V，正好與三個(gè)電源電壓成線(xiàn)性關(guān)系。圖中鋸齒波的下閾值電平都接近于地，是因為設置R4的阻值遠小于R1、R2和R3，使VSW的輸出幅值落在后級PWM比較器的共模輸入范圍之內。本文引用地址：http://dyxdggzs.com/article/160043.htm
圖6顯示了加入電容C1前后，鋸齒波信號毛刺消除的效果圖。圖6上波形無(wú)電容C1的情況，圖6下則加入了C1?？梢钥吹接捎贛19的瞬間開(kāi)啟導致的VSW的電壓毛刺被明顯削弱，已經(jīng)被消除掉。
分別在電源電壓VDD=2．4 V、3.3 V和5 V情況下對本文所設計整體電路做了驗證。設定三種情況下VREF=1．24 V。其中實(shí)線(xiàn)為圖2中VSW，虛線(xiàn)為VREF移位后的電平VOUT。仿真波形如圖7所示。
當VDD=2．4 V時(shí)，測出來(lái)VOUT=1．11 V，VSW的平均值為1．108 V；當VDD=3.3 V時(shí)，測出來(lái)VOUT=0．784V，VSW的平均值為0．783 V；當VDD=5．0 V時(shí)，測出來(lái)VOUT=0．636 V，VSW的平均值為0．636 V。仿真結果顯示輸入電源在2．4～5 V之間變化時(shí)，VOUT和VSW的平均值最多相差2 mV，顯示出位移后的VREF能夠很好地跟隨鋸齒波的共模電平。
4 結束語(yǔ)
本文設計一種高性能PWM控制方式，應用在Class D音頻放大器中，在很寬的電源電壓范圍內實(shí)現很大的輸出功率。所設計的電路結構使調制鋸齒波的幅度與電源電壓成正比關(guān)系，然后將輸入音頻信號前置放大后的共模電平從原來(lái)的VREF位移到調制鋸齒波的共模電平上，就實(shí)現了拓寬音頻輸入幅度范圍的目的。仿真結果顯示，當電源電壓從2．4 V變換到5 V時(shí)，鋸齒波信號幅度始終跟隨電源的變化，而且輸入到PWM比較器的兩個(gè)信號調制鋸齒波和音頻信號的共模電平之間的偏差儀在2 mV以?xún)?，達到了預期設計的目標。
pwm相關(guān)文章:pwm原理
評論