基于網(wǎng)絡(luò )處理器IXP1200的以太網(wǎng)上聯(lián)卡設計

關(guān)鍵詞：以太網(wǎng)上聯(lián)卡；網(wǎng)絡(luò )處理器；ATM；以太網(wǎng)；微碼；IXP1200

隨著(zhù)網(wǎng)絡(luò )通訊技術(shù)的高速發(fā)展，寬帶接入技術(shù)成了當前電信接入技術(shù)的熱點(diǎn)。由于早期的寬帶技術(shù)以ＡＴＭ為核心，各大廠(chǎng)家提供的核心芯片和線(xiàn)路接口芯片都是基于ＡＴＭ技術(shù)的。而數據網(wǎng)絡(luò )主要以ＴＣＰ／ＩＰ為核心，因此，為了解決ＡＴＭ和ＴＣＰ／ＩＰ的融合問(wèn)題，就需要在ＤＳＬＡＭ設備上提供ＡＴＭ到以太網(wǎng)的轉換。但轉換過(guò)程中需要進(jìn)行大量的數據處理，因此容易產(chǎn)生系統瓶頸，而上聯(lián)卡的設計就是為了解決在ＤＳＬＡＭ設備中的ＡＴＭ信元和以太網(wǎng)幀之間的高速轉發(fā)問(wèn)題。本文提出了一種基于網(wǎng)絡(luò )處理器ＩＸＰ１２００的上聯(lián)卡設計方案，并對該方案的實(shí)現過(guò)程進(jìn)行了詳細分析。

１　網(wǎng)絡(luò )處理器ＩＸＰ１２００主要特性

網(wǎng)絡(luò )處理器是一種硬件可編程器件，通常是一種芯片，它是專(zhuān)門(mén)為處理網(wǎng)絡(luò )數據包而設計的。通過(guò)對硬件架構和指令集的優(yōu)化，該網(wǎng)絡(luò )處理器不但可提供線(xiàn)速處理數據包的高質(zhì)量硬件功能，同時(shí)還具備極大的系統靈活性。

ＩＸＰ１２００是英特爾公司生產(chǎn)的一款高檔網(wǎng)絡(luò )處理器，也是ＩＸＡ（Ｉｎｔｅｒｎｅｔ Ｅｘｃｈａｎｇｅ Ａｒｃｈｉｔｅｃｔｕｒｅ）架構的核心產(chǎn)品。ＩＸＰ１２００的內部結構如圖１所示，它內含１個(gè)主頻最高可達２３２ＭＨｚ的處理核心ＳｔｒｏｎｇＡＲＭ、６個(gè)ＲＩＳＣ結構的可編程微引擎（每個(gè)微引擎包含４個(gè)硬件線(xiàn)程）、６４位和最高１０４ＭＨｚ的ＩＸ Ｂｕｓ、３２位的ＳＲＡＭ接口單元（工作頻率為核心頻率的一半）、６４位的ＳＤＲＡＭ接口單元（工作頻率為核心頻率的一半）、３２位和最高６６ＭＨｚ的ＰＣＩ總線(xiàn)接口單元等。ＩＸＰ１２００通過(guò)ＦＢＩ接口單元和ＩＸ Ｂｕｓ相連接。另外還有一套集成開(kāi)發(fā)環(huán)境，可用于對微引擎進(jìn)行應用開(kāi)發(fā)，它支持匯編和Ｃ編程語(yǔ)言。

（１）ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ

通過(guò)ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ可實(shí)現ＣＰＵ的主要功能，同時(shí)可啟動(dòng)系統、管理和控制對網(wǎng)絡(luò )處理器的其它單元、處理微引擎無(wú)法處理的數據包和一些異常狀況。

（２）微引擎

微引擎是可編程的３２－ｂｉｔ ＲＩＳＣ處理器，它的指令集是專(zhuān)門(mén)針對網(wǎng)絡(luò )和通信應用而設計的。通過(guò)對各個(gè)線(xiàn)程進(jìn)行編程，可單獨執行數據包的轉發(fā)和處理，而無(wú)需ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ干預，因而可減輕ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ的負擔，特別適合高速數據的處理和轉發(fā)。

（３）ＳＤＲＡＭ單元

ＳＤＲＡＭ單元可提供ＩＸＰ１２００與ＳＤＲＡＭ的接口，最大可支持２５６Ｍ字節的ＳＤＲＡＭ。雖然ＳＤＲＡＭ的訪(fǎng)問(wèn)速度較慢，但存儲空間大，因而可用來(lái)存儲大容量的數據結構（如數據包和路由表等），并可在系統運行時(shí)存儲操作系統的代碼。

（４）ＳＲＡＭ單元

ＳＲＡＭ單元可為三種類(lèi)型設備提供通用總線(xiàn)接口。這些設備包括最大可達８Ｍ字節的ＳＳＲＡＭ、復位后ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ執行代碼所在的ＦＬＡＳＨ或Ｅ-ＰＲＯＭ等、ＢＯＯＴＲＯＭ設備和其它慢速端口設備（如ＣＡＭ）、加密設備和ＭＡＣ或ＰＨＹ設備的控制狀態(tài)接口。ＳＲＡＭ訪(fǎng)問(wèn)速度較快，但存儲空間小，主要用來(lái)存儲查找表和緩存描述符等需要快速訪(fǎng)問(wèn)的數據結構。

（５）ＰＣＩ單元

ＰＣＩ單元用于提供與ＰＣＩ設備相連的接口，可用于下載操作系統和配置程序。

（６）ＦＢＩ單元

圖１中的哈希單元、ＩＸ總線(xiàn)接口和Ｓｃｒａｃｈｐａｄ內存統稱(chēng)為ＦＢＩ單元。ＩＸＰ１２００通過(guò)ＦＢＩ單元和ＩＸ Ｂｕｓ相連，來(lái)實(shí)現外設與ＩＸＰ１２００之間數據包的收發(fā)，以便使微引擎可以訪(fǎng)問(wèn)這些數據包，并利用線(xiàn)程對其進(jìn)行轉發(fā)。實(shí)際上，ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ也可以訪(fǎng)問(wèn)這些數據包，并對其進(jìn)行異常處理或上層協(xié)議處理。

２　以太網(wǎng)上聯(lián)卡的設計方案

以太網(wǎng)上聯(lián)卡的基本功能是實(shí)現ＡＴＭ信元和以太網(wǎng)幀之間的轉發(fā)，即從ＬＶＤＳ接口收到來(lái)自核心卡的ＡＴＭ信元流后，根據封裝協(xié)議（如ＲＦＣ１４８３橋接協(xié)議）轉換成以太網(wǎng)幀，然后建立相應的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對應關(guān)系，并通過(guò)以太網(wǎng)上聯(lián)口送往ＩＰ網(wǎng)絡(luò )；也可以從以太網(wǎng)上聯(lián)口接收來(lái)自ＩＰ網(wǎng)絡(luò )的以太網(wǎng)幀，然后根據建立的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對應關(guān)系，將其轉換成ＡＴＭ信元流，再通過(guò)ＬＶＤＳ接口送往核心卡。

在上聯(lián)卡中，ＡＴＭ信元和以太網(wǎng)幀之間的轉發(fā)是由網(wǎng)絡(luò )處理器中的微引擎完成的。要使以太網(wǎng)上聯(lián)卡不成為網(wǎng)絡(luò )的瓶頸，微引擎必須能以線(xiàn)速來(lái)處理數據包（以太網(wǎng)幀或ＡＴＭ信元），即在下一個(gè)數據包到來(lái)以前，完成對當前數據包的處理。因此，每個(gè)數據包的最大允許處理時(shí)間應小于數據包之間的間隔時(shí)間。

在進(jìn)行設計時(shí)，應根據以太網(wǎng)上聯(lián)卡具體功能的實(shí)現，并結合網(wǎng)絡(luò )處理器ＩＸＰ１２００所擁有的硬件資源來(lái)進(jìn)行合理的分配使用。這樣可以最大限度地發(fā)揮系統性能，本設計中，以太網(wǎng)上聯(lián)卡需要實(shí)現以太網(wǎng)接收處理、ＣＲＣ計算產(chǎn)生、ＡＴＭ發(fā)送處理、ＡＴＭ接收處理、ＣＲＣ校驗、以太網(wǎng)發(fā)送等六個(gè)主要任務(wù)，而由于ＩＸＰ１２００剛好擁有六個(gè)微引擎，因此，將這六個(gè)單獨的任務(wù)分配在每個(gè)微引擎上，并在處理上將其搭建成多流水線(xiàn)結構的程序架構，可以取得很好的處理效果。圖２給出了網(wǎng)絡(luò )處理器ＩＸＰ１２００的六個(gè)微引擎的任務(wù)分配方案，該分配方案的整個(gè)處理流程可以分為兩個(gè)方向，一是上行方向，即ＡＴＭ到以太網(wǎng)的數據映射，二是下行方向，即以太網(wǎng)到ＡＴＭ的數據轉換。

在上行方向，ＡＴＭ接收引擎把收到的ＡＴＭ信元組裝成ＡＡＬ５ ＰＤＵｓ，并根據封裝協(xié)議轉換成以太網(wǎng)幀，同時(shí)建立相應的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對應關(guān)系，然后送到ＣＲＣ－３２校驗隊列。接下來(lái)由ＣＲＣ－３２校驗引擎對隊列中的ＰＤＵｓ執行ＣＲＣ校驗并把ＰＤＵｓ送到以太網(wǎng)的發(fā)送隊列。而以太網(wǎng)發(fā)送引擎的任務(wù)則主要是把發(fā)送隊列中的以太網(wǎng)幀從以太網(wǎng)上聯(lián)口發(fā)送出去。

在下行方向，以太網(wǎng)接收引擎接收來(lái)自以太網(wǎng)上聯(lián)口的以太網(wǎng)幀，并將其封裝成ＡＡＬ５ ＰＤＵｓ后送到ＣＲＣ－３２產(chǎn)生隊列，同時(shí)根據建立的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對應關(guān)系進(jìn)行查找以得到ＡＴＭ信元頭部。接著(zhù)由ＣＲＣ－３２產(chǎn)生引擎為隊列中的ＰＤＵｓ生成ＣＲＣ校驗值，并把ＰＤＵｓ送到ＵＢＲ隊列。最后由ＡＴＭ發(fā)送引擎把ＰＤＵｓ分割（ｓｅｇｍｅｎｔ）成ＡＴＭ信元后，從ＡＴＭ端口發(fā)送出去。

３ 以太網(wǎng)上聯(lián)卡的硬件設計

圖３所示是以太網(wǎng)上聯(lián)卡的硬件電路，該硬件電路主要包括四個(gè)部分：以太網(wǎng)處理單元、ＩＸＰ１２００網(wǎng)絡(luò )處理單元、ＦＰＧＡ控制邏輯單元、ＡＴＭ及ＬＶＤＳ背板總線(xiàn)處理單元。

３．１ 以太網(wǎng)處理單元

以太網(wǎng)處理單元是上聯(lián)卡的上聯(lián)處理部分，用于連接路由器或者三層交換機等數據網(wǎng)絡(luò )設備。該單元主要包括ＲＪ４５接口、變壓器隔離電路、ＬＸＴ９７６３以太網(wǎng)物理層芯片和ＩＸＦ４４０ ＭＡＣ層芯片。其中ＲＪ４５接口以及變壓器隔離電路是以太網(wǎng)處理接口的標準單元電路，ＬＸＴ９７６３主要完成８０２．３協(xié)議中描述的物理層功能，它主要通過(guò)ＭⅡ總線(xiàn)和ＩＸＦ４４０芯片相連接。ＩＸＦ４４０芯片主要完成８０２．３協(xié)議中描述的ＭＡＣ層功能，同時(shí)提供與網(wǎng)絡(luò )處理器的ＩＸ總線(xiàn)接口，實(shí)際上，該芯片是網(wǎng)絡(luò )處理器中ＩＸ總線(xiàn)的ＳＬＡＶＥ設備。

３．２ ＩＸＰ１２００網(wǎng)絡(luò )處理單元

ＩＸＰ１２００網(wǎng)絡(luò )處理單元是整個(gè)以太網(wǎng)上聯(lián)卡的核心，它主要通過(guò)ＩＸ總線(xiàn)與外部芯片進(jìn)行相連，是ＩＸ總線(xiàn)的ＭＡＳＴＥＲ設備，所有的處理軟件均運行在網(wǎng)絡(luò )處理器中。

ＩＸＰ１２００網(wǎng)絡(luò )處理單元由網(wǎng)絡(luò )處理器ＩＸＰ１２００及外部芯片（如ＳＤＲＡＭ?ＳＲＡＭ?Ｆｌａｓｈ等）構成。ＳＤＲＡＭ和ＳＲＡＭ單元是可共享的智能單元。其中ＳＤＲＡＭ單元可以被ＩＸＰ１２００的ＳｔｒｏｎｇＡＲＭ內核以及微引擎和ＰＣＩ總線(xiàn)上的設備直接訪(fǎng)問(wèn)，這樣可以支持ＳＤＲＡＭ與微引擎或ＩＸ總線(xiàn)以及ＰＣＩ總線(xiàn)之間的快速移動(dòng)數據，而ＳＲＡＭ單元則具有比ＳＤＲＡＭ單元更快的訪(fǎng)問(wèn)時(shí)間，通?？梢杂脕?lái)存儲需要快速查找的表格，以提高性能。

３．３ ＦＰＧＡ控制邏輯單元

由于在英特爾公司所提供的網(wǎng)絡(luò )處理器解決方案中，外部的數據接口是ＩＸ總線(xiàn)，該總線(xiàn)是英特爾提供的專(zhuān)有數據總線(xiàn)，而以太網(wǎng)上聯(lián)卡中所采用的ＡＴＭ芯片的外部接口為標準的ＵＴＯＰＩＡ總線(xiàn)。所以，為了實(shí)現芯片間的互聯(lián)，應采用ＦＰＧＡ來(lái)完成ＩＸ總線(xiàn)和ＵＴＯＰＩＡ總線(xiàn)間的變換，即在ＩＸ總線(xiàn)端實(shí)現ＩＸ總線(xiàn)的ＳＬＡＶＥ接口，在ＡＴＭ端實(shí)現ＵＴＯＰＩＡ 總線(xiàn)的ＳＬＡＶＥ接口。通過(guò)該ＦＰＧＡ邏輯控制單元可為ＡＴＭ到以太幀的轉換提供物理層的控制功能。ＦＰＧＡ邏輯控制單元的實(shí)現對于完成以太網(wǎng)上聯(lián)卡的設計非常關(guān)鍵。

３．４ ＡＴＭ與ＬＶＤＳ背板總線(xiàn)單元

該處理單元主要完成以太網(wǎng)上聯(lián)卡中的網(wǎng)絡(luò )處理器單元與背板ＡＴＭ的無(wú)縫連接。由于ＤＳＬＡＭ設備的設計核心是基于ＡＴＭ技術(shù)，為了將網(wǎng)絡(luò )處理器單元應用在基于ＡＴＭ的ＤＳＬＡＭ設備中，必須采用該處理單元來(lái)實(shí)現系統互連。

ＤＳＬＡＭ設備系統中的其它板卡主要用于完成ＡＴＭ交換以及ＡＤＳＬ設備的線(xiàn)路接口。而背板是基于ＬＶＤＳ總線(xiàn)的高速差分總線(xiàn)，它具有抗干擾能力。這對于高密度的ＤＳＬＡＭ設備來(lái)說(shuō)是非常重要的。實(shí)際上，上聯(lián)卡就是通過(guò)ＡＴＭ的物理層芯片與高速ＬＶＤＳ總線(xiàn)進(jìn)行互聯(lián)，從而使該板卡無(wú)縫插接在系統之中。

４ 以太網(wǎng)上聯(lián)卡的軟件設計

以太網(wǎng)上聯(lián)卡的軟件主要運行在網(wǎng)絡(luò )處理器ＩＸＰ１２００中。為了方便基于網(wǎng)絡(luò )處理器ＩＸＰ１２００的開(kāi)發(fā)，英特爾公司特別推出了高度集成且具有強大開(kāi)發(fā)能力的開(kāi)發(fā)工具ＳＤＫ２．０。這個(gè)開(kāi)發(fā)工具包中包含有ＩＸＰ１２００ Ｄｅｖｅｌｏｐｅｒ ＷｏｒｋＢｅｎｃｈ，是一個(gè)集成的開(kāi)發(fā)工具，專(zhuān)門(mén)用來(lái)寫(xiě)符號微碼，并且具有匯編器以及優(yōu)化設備，還提供了一個(gè)不需要硬件的ＩＸＰ１２００模擬器，可支持軟件模式下的仿真和調試，因而具備友好的用戶(hù)接口和調試環(huán)境。

網(wǎng)絡(luò )處理器ＩＸＰ１２００的軟件開(kāi)發(fā)主要基于兩個(gè)層面，一個(gè)是高層軟件，通常指運行在網(wǎng)絡(luò )處理器ＩＸＰ１２００ ＳｔｒｏｎｇＡｒｍ內核上的管理軟件、路由協(xié)議軟件以及所有的系統所需任務(wù)，這部分軟件通常需要一個(gè)嵌入式操作系統，目前的開(kāi)發(fā)主要基于Ｌｉｎｕｘ操作系統。另一個(gè)層面是底層軟件，這部分軟件主要運行于六個(gè)微引擎之上，可用于完成包的快速處理，包括包的快速轉發(fā)和基本的二層協(xié)議處理等，這部分軟件采用微碼形式來(lái)完成，但應特別注意軟件部分的代碼優(yōu)化，即用盡可能少的指令來(lái)完成處理。在網(wǎng)絡(luò )處理器ＩＸＰ１２００中，每個(gè)微引擎提供有２ｋ字大小的代碼存儲空間。此外，每個(gè)微引擎中也包含四個(gè)線(xiàn)程，這四個(gè)線(xiàn)程可構成硬件多線(xiàn)程。由于微引擎內部包含有大量的ＧＰＲ以及ＳＲＡＭ、ＳＤＲＡＭ傳輸寄存器，因此，在采用微線(xiàn)程進(jìn)行相對尋址模式時(shí)，每個(gè)線(xiàn)程都具有自己特定的寄存器組，從而極大地加快了線(xiàn)程切換的速度。在ＩＸＰ１２００中進(jìn)行微碼設計有一個(gè)重要原則：即當一個(gè)線(xiàn)程在等待資源時(shí)，應將該線(xiàn)程切換出去，以讓其它線(xiàn)程占用微引擎的處理，這樣可進(jìn)行快速切換，以保證各個(gè)線(xiàn)程都能夠充分利用微引擎的處理機，而不會(huì )因為一個(gè)在等待資源線(xiàn)程，造成處理器的浪費。微碼的組織也是按照這一原則來(lái)進(jìn)行的。圖４所示是高層軟件的程序主流程圖。高層軟件的目的是完成整個(gè)硬件和軟件的初始化，同時(shí)將微碼程序加載到網(wǎng)絡(luò )處理器的六個(gè)微引擎中，并啟動(dòng)運行。

底層軟件的微碼流程分為兩個(gè)部分，其任務(wù)分配和以上討論的六個(gè)微引擎的任務(wù)分配一致。它也分為兩個(gè)方向，即ＡＴＭ到以太網(wǎng)方向和以太網(wǎng)到ＡＴＭ方向。圖５所示是其微碼的軟件流程圖。

５　結束語(yǔ)

本文介紹的基于網(wǎng)絡(luò )處理器ＩＸＰ１２００的以太網(wǎng)上聯(lián)卡，已經(jīng)成功應用于ＤＳＬＡＭ設備中，并解決了ＤＳＬＡＭ設備與ＩＰ網(wǎng)絡(luò )的高速互聯(lián)問(wèn)題。經(jīng)過(guò)測試?本卡性能良好，系統運行穩定。