基于FIFO的DDC與DSP高速數據傳輸實(shí)現
加入技術(shù)交流群
2.2 FIFO與DSP EMIF接口
TMS320C6201的外部存儲器接口（EMIF）是32位接口，HSP50214B的AOUT和BOUT兩路16位分別經(jīng)兩FIFO的低16位與EMIF的 32位接口連接，DSP同時(shí)讀取AOUT和BOUT兩路數據存放于內部存儲器，數據在存儲器中奇偶分離，可以采用32位或16位的訪(fǎng)問(wèn)方式存取數據，這樣充分利用DSP的硬件資源，保證了數據的高速傳輸。由于TMS320C6201只有一個(gè)外部總線(xiàn)接口，FIFO與DSP通過(guò)EMIF相連接，所以必須注意數據采集與連接到外部總線(xiàn)上的其他外部設備或存儲器對使用總線(xiàn)的沖突，要保證沒(méi)有其他外圍設備長(cháng)時(shí)間占用外部總線(xiàn)，否則發(fā)生總線(xiàn)使用沖突時(shí)將導致采集數據丟失。
對于讀FIFO的讀操作，這里用到EMIF異步存儲器控制信號:輸出使能（/AOE）和讀使能（/ARE）以及外部空間選擇信號(/CE0)。DDC、FIFO、DSP間的接口電路如圖2所示。從圖2中邏輯關(guān)系可看出，當/AOE與/CEn都有效時(shí)，OE有效，片選使能兩個(gè)FIFO。當/CEn和/ARE同時(shí)低電平有效時(shí)，UNCK無(wú)效，待讀出的數據在此時(shí)進(jìn)行初始化，隨后ARE會(huì )跳變?yōu)檎娖?，使UNCK產(chǎn)生上升沿，FIFO中數據被讀出。圖2中兩個(gè)FIFO的半滿(mǎn)信號HF經(jīng)過(guò)一個(gè)“與”門(mén)連接至DSP外部中斷引腳EXT-INT5。當兩個(gè)FIFO皆達到半滿(mǎn)時(shí)“與”門(mén)輸出由低變高，上升沿觸發(fā)DSP外部中斷EXT-INT5，DSP啟動(dòng)DMA（直接存儲器存?。┮酝话l(fā)的方式讀取FIFO數據。FIFO1中數據作為低16位，FIFO2中數據作為高16位，合并為32位數據讀入DSP內部存儲空間。
本文引用地址：http://dyxdggzs.com/article/158169.htm3 接口時(shí)序
設計中，FIFO采用半滿(mǎn)信號。若FIFO使用滿(mǎn)(/FULL)狀態(tài)信號，則滿(mǎn)(/FULL)狀態(tài)位有效時(shí)，觸發(fā)DMA開(kāi)始數據傳輸；如在滿(mǎn)信號和DMA傳輸之間仍有數據出現在數據線(xiàn)上，則因為此時(shí)LDCK對FIFO無(wú)效，待DMA開(kāi)始數據傳輸時(shí)才允許數據寫(xiě)入,所以可能丟失采集數據。本設計中采用半滿(mǎn)(HF)信號作為標志位，在半滿(mǎn)時(shí)，開(kāi)始DMA傳輸，不中斷數據寫(xiě)入FIFO。由于A(yíng)DC數據寫(xiě)入FIFO速度小于EMIF讀出速度，所以后續數據不會(huì )覆蓋原來(lái)的有效數據，采樣數據不會(huì )丟失。
EMIF讀FIFO邏輯關(guān)系如下：UNCK=/CE+/ARE，LDCK=/CE+/AWE，OE=/CE+/AOE，讀FIFO時(shí)序如圖3所示。
本設計利用雙FIFO結構實(shí)現DDC與DSP間的32位數據緩沖，保證了數據的高速有效傳輸。FIFO與DSP采用32位的接口方式，DSP EMIF讀取FIFO采用DMA的數據傳輸方式，充分利用了DSP的硬件資源以提高系統實(shí)時(shí)處理能力，能夠滿(mǎn)足軟件無(wú)線(xiàn)電的中頻數字信號處理要求。
評論