多路串行LVDS信號轉發(fā)電路 的設計與實(shí)現

O 引言
現代雷達和通訊系統中的電磁環(huán)境越來(lái)越復雜。為了保證系統控制命令的準確下發(fā)，提高控制信號的抗干擾能力，并兼顧降低系統功耗，可采用串行LVDS信號格式來(lái)設計轉發(fā)電路。

1 終端處理系統的構成
某終端處理系統需對前級五臺接收機實(shí)施工作狀態(tài)的控制。終端設備控制命令字是采用28bit串行LVDS信號發(fā)射的，五臺接收機收到控制命令字后各自對命令進(jìn)行譯碼，然后再執行相應的動(dòng)作。錯誤的動(dòng)作會(huì )導致接收機上報終端設備的實(shí)測數據出錯，因而在終端設備和五臺接收機之間有一臺信號轉發(fā)器，以用于將終端設備的控制命令字轉發(fā)給五臺接收機，同時(shí)將接收機上報的實(shí)測數據(也是串行LVDS信號格式)轉發(fā)給由終端處理機、終端錄取機和顯控計算機等組成的終端設備，其系統構成如圖1所示。

由于進(jìn)出信號轉發(fā)器的信號類(lèi)型較多，而且電源分機的+28V、±12V、±5V供電也要經(jīng)信號轉發(fā)器供給其它接收機，因此，信號轉發(fā)器內部的電磁環(huán)境非常復雜。本文主要介紹終端設備控制命令字的下發(fā)通路，即對信號轉發(fā)器中28 bit串行LVDS命令字轉發(fā)電路的設計加以論述。

2 芯片選擇
終端設備控制命令字可由SN65LVDS93芯片將28 bit并行格式轉變?yōu)?8 bit串行LVDS格式向外發(fā)射。該芯片可將28 bit數據分為四組，每組7 bit串行LVDS信號，再加上一組7倍于并行數據時(shí)鐘的LVDS時(shí)鐘信號，共有五組LVDS信號。圖2所示是SN65LVDS93芯片的功能框圖。該終端處理系統約定的系統時(shí)鐘是20 MHz，因此，7 bit串行LVDS信號的傳輸率是7x20=140 Mbps。而要把每組LVDS串行信號一分五分發(fā)到五臺接收機，且接收端每臺接收機收到的五組LVDS串行信號在時(shí)序上要保持一致，即每組時(shí)序都如圖3所示。這樣才能保證五臺接收機收到的命令在時(shí)間軸上是一致的，從而保證命令碼中的控制動(dòng)作一致。