基于GPS的異地數據采集的改進(jìn)同步方法及其實(shí)現
加入技術(shù)交流群
1 同步原理與實(shí)現方案
GPS接收機輸出的NEMA信息通過(guò)串口1送入解碼模塊，并提取GPS狀態(tài)信息和時(shí)間信息分別輸出到與門(mén)和數據處理模塊。數據處理模塊處理輸入的時(shí)間信息，并每隔1 s與串口2輸入的預設時(shí)刻信息比較，若兩者完全相同，則在秒脈沖的下一個(gè)上升沿時(shí)刻產(chǎn)生同步信號。當GPS狀態(tài)信息與同步信號電平都為高時(shí)，產(chǎn)生觸發(fā)信號觸發(fā)一組異地分布的數據采集裝置同步開(kāi)始工作。
對于一組異地分布需要同步采集的數據采集裝置，每個(gè)裝置都增加1個(gè)(FPGA)同步裝置，預置相同的采集開(kāi)始時(shí)刻。同步裝置根據GPS授時(shí)信息不斷檢測該時(shí)刻的到來(lái)，并在該時(shí)刻的下一個(gè)秒脈沖上升沿觸發(fā)數據采集動(dòng)作，使得異地分布的數據采集裝置同步開(kāi)始工作。
單個(gè)同步裝置的系統框圖如圖1所示。
2 系統硬件設計
2.1 設備簡(jiǎn)介
2.1.1 GPS接收機性能簡(jiǎn)介
本系統采用Navysyc CW25接收機，此接收機是一款專(zhuān)門(mén)的授時(shí)型接收機。該接收機具有12個(gè)并行通道，可同時(shí)跟蹤12顆衛星，完全校準到UTC時(shí)間，產(chǎn)生精確度高達幾十納秒的同步授時(shí)，并且支持RS-232串口通信，通信速率38 400 b/s。
2.1.2 GPS秒脈沖輸出特性簡(jiǎn)介
秒脈沖PPS(Pulse Per Second)[5-6]，是1個(gè)電平信號，以方波形式輸出，周期為1 s，高電平持續時(shí)間為100 μs。高電平上升沿為PPS輸出的精確時(shí)刻，其波形如圖2所示。
接收機取得有效導航的時(shí)候，脈沖上升沿時(shí)刻與UTC時(shí)刻相差在±30 ns以?xún)?，RS-232傳輸數據中UTC時(shí)刻的輸出較秒脈沖上升沿有一定的延遲，即接收機先為用戶(hù)提供秒脈沖，再提供對應的時(shí)間信息，(FPGA)同步控制模塊對此(時(shí)間信息的滯后)須進(jìn)行恰當處理，以使PPS的上升沿與實(shí)際的時(shí)間信息對應。
2.2 系統硬件總體實(shí)現
本系統硬件設計主要是利用FPGA設計和實(shí)現同步控制功能。由于FPGA與GPS的串口通信采用標準的RS-232接口，所以利用EDK提供的IP核可以直接實(shí)現。
3 FPGA設計
3.1 頂層設計
利用FPGA實(shí)現基于GPS的異地數據采集同步控制系統的核心處理單元，采用自頂向下的設計方法，用Verilog HDL語(yǔ)言描述，使用Xilinx Spartan-3A FPGA在ISE 10.1中進(jìn)行仿真、綜合和實(shí)現[2-3]。頂層設計由解碼模塊、I/O控制模塊和數據處理模塊組成。
工作過(guò)程為：串口接收到GPS接收機發(fā)來(lái)的NEMA $POLYT語(yǔ)句，I/O控制模塊檢測語(yǔ)句開(kāi)始和結束標志字符，并檢查語(yǔ)句格式的正確性，將正確的語(yǔ)句存入輸入緩存；解碼模塊提取出NEMA信息中的時(shí)間信息和GPS定位信息，時(shí)間信息輸入數據處理模塊，GPS定位信息作為“與門(mén)”輸入；數據處理模塊中，將解碼模塊送來(lái)的時(shí)間信息進(jìn)行處理并鎖存，與預設的時(shí)間信息比對，當兩者完全相同時(shí)，在下一個(gè)PPS上升沿時(shí)刻產(chǎn)生同步信號，此同步信號和GPS定位信息相與生成觸發(fā)信號，觸發(fā)數據采集卡同步開(kāi)始工作。
評論