無(wú)線(xiàn)射頻收發(fā)系統硬件設計
加入技術(shù)交流群
2．2．2 頻率的選擇
根據抽樣定理可知，時(shí)鐘頻率fref(fref／2即為Na-quist頻率)對量化噪聲功率、冗余信號電平以及輸出頻譜中由于不滿(mǎn)足抽樣定理而帶來(lái)的干擾信號、時(shí)鐘頻率和鑒相器的參考基準頻率fo_DSS(即由DSS得到的信號頻率fref／fo_DSS)的比率越大，頻率合成器的輸出信號頻譜所受到的干擾就越少。時(shí)鐘頻率的具體計算方法如下：
假設要使基于DDS的PLL構成的頻率合成器的輸出頻率為906．24 MHz(與DSS得到的輸出信號頻率fo_DSS即鑒相器的參考基準頻率要區別開(kāi)來(lái))，經(jīng)過(guò)256或者512分頻(可選)，假設為256，那么DDS的輸出信號頻率fo_DSS就應等于906．24／256=3．54 MHz，可得到PLL的輸出頻率的計算公式：
式中：預標值N可選擇256或者512，DDS_x為控制字A或B的值。
DSS頻率值可通過(guò)串行口控制字編程設置，其最低有效位是2°，最高有效位是223。兩個(gè)最高位(23，22位)用戶(hù)不可訪(fǎng)問(wèn)，系統內部自動(dòng)置為0，21-0位，并由用戶(hù)編程設置。其中，A字對應DDS-O即模式0的頻率；B字對應DDS-1即模式1的頻率；C字控制PLL、數據限制器和模式1寄存器的設置；D字控制調制方式(如頻偏大小)和模式O寄存器的設置。
2．3 載波頻率計算
由時(shí)鐘頻率經(jīng)過(guò)基于DDS的頻率合成器可得到VCO輸出的載波頻率。對于典型的25．6 MHz時(shí)鐘頻率，由表1可得當DDS控制字為001，000，111，0000，000，000時(shí)，可計算出的VCO輸出頻率即載波頻率為915 MHz。
由表1可知：
本文引用地址：http://dyxdggzs.com/article/157502.htm
最后的VCO輸出頻率為：
2．4 DSS控制字的計算
TRF6900的FSK調制是由專(zhuān)門(mén)的FSK頻偏寄存器來(lái)完成。A，B控制字用來(lái)設置接收機和發(fā)射機的頻率及信道。在應用系統的使用中，A，B控制字用來(lái)設置FSK頻偏。用于FSK方式時(shí)DDS控制字的計算方法如下：
假設載波頻率為915．O MHz，頻偏為20 kHz，即A字對應的VCO輸出頻率fout1=915．00 MHz；B字對應的VCO輸出頻率fout2=915．02 MHz；時(shí)鐘頻率fclock=fref=25．6 MHz；分頻比N=256。下面計算A，B控制字：
A字對應于DDS_O值：
所得的二進(jìn)制的DDS_O將裝入A控制字中。
B字對應于DDS_1值：
所得的二進(jìn)制的DDS_1將裝入B控制字中。
2．5 本地振蕩器
TRF6900的本地振蕩器(LO)是鎖相環(huán)PLL形式，由基于片上DDS的頻率合成器、低通濾波器(LPF)和壓控振蕩器(VCO)構成。
2．5．1 VCO的電路設計
壓控振蕩器是輸出信號頻率隨輸入控制電壓變化的振蕩器。為了減小相位噪聲，VCO電路通常由分立元件構成。
LC諧振槽路的諧振頻率：
諧振頻率時(shí)的電感值：
式中：|ZIN|為T(mén)RF6900內部振蕩器的輸入阻抗；QLOAD為諧振回路的品質(zhì)因數；QP為電感的品質(zhì)因數；f為諧振頻率。
評論