無(wú)線(xiàn)射頻收發(fā)系統硬件設計
加入技術(shù)交流群
1．1．2 發(fā)射工作原理
數字基帶信號從TX DATA引入TRF6900片內，經(jīng)過(guò)直接數字頻率合成器(DDS)調制到中頻，再通過(guò)鎖相環(huán)(PLL)倍頻到射頻，最后通過(guò)功率放大器放大信號后，由PA OUT導出射頻信號，再通過(guò)天線(xiàn)發(fā)射出去。
1．1．3 串行控制接口工作原理
串行控制接口包括CLOCK，DATA，STOBE三部分，控制著(zhù)TRF6900內部所有的寄存器，包括DDS參數設定寄存器和其他的控制寄存器。在CLOCK的每一個(gè)上升沿，DATA管腳的邏輯值送入24 b的移位寄存器，當STOBE電平被抬高時(shí)，設定的參數被送入選定的鎖存器。TRF6900有四個(gè)可編程的24 b控制字(A，B，C，D)?？刂谱諥和B分別控制DDS模式0和模式1狀態(tài)下輸出信號頻率?？刂谱諧負責鎖相環(huán)和DDS模式O的設定?？刂谱諨負責調制和DDS模式1的設定。
1．2數字基帶部分
數字基帶部分基于微型控制器MSP430F1121。通過(guò)它將外部的模擬信號轉換為適合TRF6900的數字信號，再配合軟件設計可以很方便地進(jìn)行智能化轉換。數字基帶部分的硬件電路由RS 232和MSP430F1121組成，如圖1所示。
MSP430F112l微型控制器是一款超低功耗、高性能的16位精簡(jiǎn)指令集MCU，主要由以下部分組成：基礎時(shí)鐘模塊，包括1個(gè)數控振蕩器(DCO)和1個(gè)晶體振蕩器；看門(mén)狗定時(shí)器Watchdog Timer，可用作通用定時(shí)器；帶有3個(gè)捕捉／比較寄存器的16位定時(shí)器Timer_A；2個(gè)具有中斷功能的8位并行端口：P1與P2；模擬比較器Comparator A。本文引用地址：http://dyxdggzs.com/article/157502.htm
2 系統參數計算
2．1 鑒相器的參考頻率
鑒相器是PPL構成鎖相環(huán)中的單元模塊之一，其輸入的參考頻率是由DDS的輸出信號決定的?；贒SS技術(shù)的頻率合成器能很好地滿(mǎn)足各項指標性能，同時(shí)也使設計變得簡(jiǎn)單。鑒相器輸出頻率的分辨率為：
式中：fpd是鑒相器的最小輸入頻率，也是DDS時(shí)鐘頻率fref的2°，即最低有效位的權值。TRF6900 DDS累加器有24位，fpd乘以預標值N(可選擇256或者512)，由它可得出最小頻率的步進(jìn)值為：
累加器的輸入是24位的用戶(hù)串行數據(控制字)，時(shí)鐘基準信號作為累加器的工作時(shí)鐘信號，兩者決定頻率的分辨率；輸出是一串抽樣斜坡數字脈沖，空號頻率等于時(shí)鐘頻率。經(jīng)過(guò)D／A轉換后得到模擬域的正弦信號fo_DSS，它代表基準相位，即作為鑒相器的基準輸入信號。DDS的最終性能主要取決于D／A轉換過(guò)程中的量化誤差以及濾波特性。
2．2 晶振時(shí)鐘電路及頻率
2．2．1 時(shí)鐘電路的設計及參數計算
晶振采用并聯(lián)諧振的工作方式，如圖1中23～24腳外圍電路所示。電路總的相移為360°，其中反向器提供180°的相移，R7和C22提供90°的滯后相位，晶振和電容C1也帶來(lái)90°的相位滯后。并聯(lián)工作的晶振是作為電感用的。晶振接入電容補償相移以滿(mǎn)足振蕩條件。
偏振電阻R1用于設置反相器的偏置點(diǎn)，典型值是Vcc引腳值的二分之一。R1過(guò)小，將降低環(huán)路增益，破壞網(wǎng)絡(luò )反饋條件，典型值是1～5 MΩ?？梢杂^(guān)察23引腳的輸出頻率隨電壓的變化情況。如果晶振有過(guò)驅動(dòng)，則增大電壓后，輸出頻率會(huì )下降，此時(shí)應該微調電阻R2(調高)。注意，R2應該足夠小，以確保振蕩器在小于最小工作電壓的情況下能夠起振。C1和晶振的旁路電容Co及反相器的輸入電容共同構成了晶振的輸入電容。要提供穩定度，晶振的輸入電容典型值可選擇20～30 pF。
評論