一種改進(jìn)型的時(shí)分多址的實(shí)現方法
加入技術(shù)交流群
使用芯片內部的雙口RAM的IP核，通過(guò)例化IP核，利用一個(gè)雙口RAM有兩套讀寫(xiě)地址，將程序的輸入輸出與雙口RAM的輸入輸出進(jìn)行映射，則內部電路將程序的輸入輸出連接到了雙口RAM的輸入輸出上。對程序的輸入輸出腳的操作相當于對雙口RAM進(jìn)行操作。圖1是雙口RAM的VHDL代碼在Xilinx ISE中綜合后的寄存器傳輸級電路圖。
圖1 雙口RAM的寄存器傳輸級電路
在端口A(yíng)輸入時(shí)鐘clk3072的每個(gè)下降沿，端口A(yíng)輸入地址AddrIn都遞增1，則在elk3072的上升沿，根據例化的雙口RAM的IP核，端口A(yíng)的四路輸入數據將存儲進(jìn)相應的地址空間中。
評論