TMS320TCI6612/14 助力小型蜂窩基站實(shí)現高性能
加入技術(shù)交流群
該 TCI6612/14 與之前推出的 TCI6616 和 TCI6618 無(wú)線(xiàn)基站 SoC 軟件兼容，設計人員可輕松設計出支持所有 2G、3G 以及 4G 標準的多模式基站。這種高靈活性不僅可幫助 OEM 廠(chǎng)商簡(jiǎn)化升級到 4G 的工作，同時(shí)還可幫助基站 OEM 廠(chǎng)商以比同類(lèi)競爭解決方案更低的成本在更短的時(shí)間內開(kāi)發(fā)出更豐富的解決方案。TCI6612 與 TCI6614 引腳兼容，可幫助制造商在單個(gè)硬件設計的基礎上，提供多種量身定制的解決方案。
專(zhuān)為小型蜂窩基站精心設計的 TCI6612/TCI6614 高性能解決方案
TCI6612 和 TCI6614 SoC 專(zhuān)為小型蜂窩無(wú)線(xiàn)基礎設施基帶應用而精心設計，堪稱(chēng)小型蜂窩基站的理想解決方案。此外，這兩款 SoC 還可實(shí)現支持 GSM、CDMA、WCDMA、TD-SCDMA、WiMAX、FDD-LTE 以及 TDD-LTE 等應用的基帶解決方案。TCI6612 和 TCI6614 代碼向后兼容，不但支持軟件重復使用，還可維護增值設計與 IP，從而可簡(jiǎn)化從 C6000TM DSP 的升級。此外，TI TCI6612 與 TCI6614 還充分利用 KeyStone 架構進(jìn)行擴展，能夠滿(mǎn)足從單區段小型蜂窩到多區段宏蜂窩等所有基站的需要。憑借可驅動(dòng)各種基站產(chǎn)品的單軟件庫，開(kāi)發(fā)人員將實(shí)現最高的研發(fā)效率以及最低的產(chǎn)品成本。
TCI6612 和 TCI6614 采用 40 納米工藝技術(shù)，可實(shí)現達 4.8GHz 的原始 DSP 處理能力以及每秒高達 153.6 個(gè) 16 位 GMAC 的性能，因此這兩款器件均是高性能 DSP 編程難題的低成本解決方案。TCI6612 和 TCI6614 均具有強大的浮點(diǎn)處理能力，可提供每秒高達 768 億次的浮點(diǎn)運算 (GFLOP) 性能，是業(yè)界功能最強大的浮點(diǎn)和定點(diǎn) SoC。TCI6612 和 TCI6614 在同一內核上整合了定點(diǎn)與浮點(diǎn)兩種處理功能，可實(shí)現比獨立定點(diǎn)實(shí)施方案快 5 倍的速度。此外，復雜算法的開(kāi)發(fā)及調試時(shí)間可從數月銳減到數天。TCI6612 集成 2 個(gè) C66x DSP 核，而 TCI6614 則具有 4 個(gè) C66x DSP 核，適用于較大的小型蜂窩基站設計。
TCI6612 和 TCI6614 集成了按 2 層存儲器系統排列的大型片上存儲器，其可最大限度地減少時(shí)延，提升系統性能。兩款器件中每個(gè)內核的 層1 (L1) 程序與器件上的數據存儲器容量均為 32KB。層 2(L2) 存儲器可在程序與總容量為 4,096KB(每個(gè)內核為 1,024KB)的數據空間之間共享。它們包含 2,048KB 的多核共享存儲器 (MSM)，可用作共享的 L2 SRAM 或共享的 L3 SRAM。專(zhuān)用多核共享存儲器控制器 (MSMC) 不但可防止內核間出現存儲器爭用，而且還可在核內與其它 IP 模塊之間判斷對共享存儲器的訪(fǎng)問(wèn)。
TCI6612 與 TCI6614 具有高性能外設集，可為開(kāi)發(fā)各種不同覆蓋范圍與容量的高健碩基站提供所需的一切。包括：
l I²C、SPI 以及 UART;
l 可為支持 GEN1 與 GEN2 提供 2 個(gè)通道的 PCI Express 端口;
l 12 個(gè) 64 位通用定時(shí)器(也可配置為 16 個(gè) 32 位定時(shí)器);
l 具有可編程中斷/事件生成模式的 32 位通用輸入/輸出 (GPIO) 端口;
l 針對硬件加速分派的 Multicore Navigator;
l 符合 RapidIO 2.1 規范的 4 通道串行 RapidIO® (SRIO)，支持每通道達 5Gbps 的工作速率;
l 64 位 DDR3 SDRAM 接口;
l 16 位外部存儲器接口 (EMIF)，可連接閃存(NAND 和 NOR)及異步 SRAM;
l 基于 SERDES 的第二代天線(xiàn)接口 (AIF2)，具有 6 個(gè)高速串行鏈路，每個(gè)鏈路支持高達 6.144Gbps 的工作速率，符合 OBSAI RP3 與 CPRI 標準。
為實(shí)現器件與網(wǎng)絡(luò )之間的高效率通信，TCI6612 和 TCI6614 包含了由以下組件構成的網(wǎng)絡(luò )協(xié)處理器：
l 2 個(gè) 10/100/1000 以太網(wǎng)媒體接入控制器 (EMAC)，可在 DSP 核處理器與核心網(wǎng)絡(luò )之間提供一個(gè)高效率接口;
l 管理數據輸入/輸出 (MDIO) 模塊(也是 EMAC 的組成部分)，用于不斷輪詢(xún)所有 32 個(gè) MDIO 地址，以列舉系統中所有的 PHY 設備;
l 用于實(shí)現 L2 至 L4 功能分類(lèi)的數據包協(xié)處理器，處理速率高達 1.5Gbps;
l 安全加速器模塊，能夠通過(guò) IPSec、SRTP 以及 3GPP 無(wú)線(xiàn)接口安全協(xié)議對 1Gbps 以太網(wǎng)流量進(jìn)行連線(xiàn)速度處理;
l 允許多個(gè)設備通過(guò) SGMII 連接的嵌入式以太網(wǎng)交換機，無(wú)需板級以太網(wǎng)交換機。
TCI6612 和 TCI6614 高性能嵌入式處理器可執行無(wú)線(xiàn)基站應用常見(jiàn)的密集型信號處理功能，可提升整體系統性能，而且頻譜效率也較常規解碼技術(shù)高出 40%。
位速率協(xié)處理器提升頻譜效率
位速率協(xié)處理器 (BCP) 是一個(gè)多標準加速引擎，一旦啟用 BCP，便可接管無(wú)線(xiàn)信號鏈中所有的位速率處理工作，無(wú)需 DSP 核參與。BCP 內含調制器、解調器、交錯器/解交錯器、渦輪及卷積編碼、速率匹配器/速率解匹配器、分組碼解碼相關(guān)器以及 CRC 引擎。BCP 不但可為 MIMO 均衡消除干擾，而且還支持高性能 PUCCH 格式 2 解碼。它可接管大約 15GHz 的 CPU MIPS。這些技術(shù)與 TI 新一代 DSP C66x 內核強大的 MIMO 處理功能相結合，可為運營(yíng)商與用戶(hù)等提供可兌現 4G 承諾的 SoC。
更快的協(xié)處理器可優(yōu)化基站設計
自 2001 年以來(lái)，TI 已經(jīng)提供了多種由可配置硬件加速器組成的無(wú)線(xiàn)電協(xié)處理功能，用于接管處理需求，提升整體系統性能。此外，TI 協(xié)處理器還可降低基站電源需求與消耗，以及電路板復雜性，從而可簡(jiǎn)化新產(chǎn)品的設計、構建和部署。
協(xié)處理器 | 總體性能（1.2-GHz 內核頻率下） |
FFT/DFT | MSPS @ 256-FFT MSPS @ 192-DFT |
渦輪解碼 | LTE – Mbps @ 6144 block size, 6 iterations WCDMA – Mbps @ 5114 block size |
渦輪編碼 | LTE/WCDMA 1.6 Gbps |
維特比解碼器 | >38 Mbps (K = 9) Mbps |
耙式搜索加速器 | 每周期 32 位倍增 |
WCDMA 解擴 | 可在 8 路徑下支持 256 個(gè) AMR 用戶(hù) |
WCDMA 擴頻 | 采用 2 組無(wú)線(xiàn)電鏈路支持 256 個(gè) AMR 用戶(hù)，并在 1 Gbps 下支持 1.5 分集數據包 |
網(wǎng)絡(luò )協(xié)處理器 | 2.8 Gbps |
BCP | LTE – DL 2.2 Gbps, UL 1.1 Gbps WCDMA – DL: 800 Mbps, UL 400 Mbps |
隨著(zhù)無(wú)線(xiàn)標準的演進(jìn)和相關(guān)實(shí)施的標準化，TI 無(wú)線(xiàn) SoC 的每一次演進(jìn)都讓協(xié)處理功能更加豐富，這可幫助我們的客戶(hù)在實(shí)現更高性能基站解決方案的同時(shí)降低功耗與成本。TI 將 DSP 與 ARM 核同協(xié)處理器一起集成的 SoC 策略是實(shí)現無(wú)線(xiàn)基站 SoC 設計的最高效最經(jīng)濟的方法，其將繼續保持市場(chǎng)領(lǐng)先解決方案的地位。TI 各種協(xié)處理器無(wú)需外部 FPGA 與 ASIC，便可實(shí)現 3G 與 4G 基站的高性能。
評論