一種簡(jiǎn)易的超寬帶納秒級脈沖發(fā)生器設計
加入技術(shù)交流群
2 納秒級脈沖信號的產(chǎn)生
本設計采用數字電路的邏輯特性來(lái)產(chǎn)生納秒級窄脈沖信號，然后利用微分濾波產(chǎn)生更適合無(wú)線(xiàn)信道傳輸的UWB波形?；?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/數字邏輯器件">數字邏輯器件產(chǎn)生窄脈沖主要利用的是邏輯門(mén)電路的競爭冒險現象來(lái)完成。文中采用兩輸入的或非門(mén)來(lái)產(chǎn)生窄脈沖，如圖1所示。其邏輯表達式為：
。本文引用地址：http://dyxdggzs.com/article/153665.htm
對于TTL器件來(lái)說(shuō)，其產(chǎn)生的窄脈沖近似鐘形，類(lèi)似于高斯函數波形，通過(guò)合理組合RLC元件，就可以產(chǎn)生類(lèi)似于一階高斯脈沖函數。電路圖如圖2所示。
首先時(shí)鐘信號是由10 MHz晶振電路產(chǎn)生，其輸出分別輸入到74HC04和74HC02的一個(gè)輸入端。輸入74HC04的時(shí)鐘信號經(jīng)過(guò)非門(mén)產(chǎn)生一個(gè)極性相反、有足夠陡峭的上升沿和幅度的信號，并將其輸入到74HC02的另一個(gè)輸入端。由或非門(mén)產(chǎn)生一個(gè)窄脈沖。后端的微分濾波電路主要完成脈沖的成形，通過(guò)調整RLC的參數，就可以得到合理的脈沖波形。其中脈沖延時(shí)時(shí)間主要由74HC04非門(mén)的平均傳輸時(shí)延決定，需要注意的是，由于是高速脈沖的傳輸，所以電路的布線(xiàn)也會(huì )影響脈沖的延遲時(shí)間，所以信號的布線(xiàn)應考慮成傳輸線(xiàn)。
使用Electronics Workbench Multisim 10．O軟件來(lái)對電路進(jìn)行仿真。仿真波形如圖3所示。其結果可得到重復頻率為10 MHz，脈沖幅度為3．59 V，脈沖寬度為1．5 ns的窄脈沖。
評論