LMK0480X holdover 功能分析

摘要

本文首先主要介紹了TI 的新一代時(shí)鐘產(chǎn)品LMK0480X 的holdover 功能和指標，以及在新一代的無(wú)線(xiàn)C-RAN 網(wǎng)絡(luò )中的應用。通過(guò)對LMK0480X holdover 的指標分析，證明LMK04808 完全滿(mǎn)足通信網(wǎng)絡(luò )的時(shí)鐘倒換的需求。

1、Holdover 功能的引入

在目前的通信系統當中，無(wú)論是有線(xiàn)還是無(wú)線(xiàn)，都是一個(gè)時(shí)鐘同步系統。參考時(shí)鐘從宿源端通過(guò)網(wǎng)絡(luò )傳遞給系統中的各個(gè)設備;為了提高系統中各個(gè)設備的穩定性，同時(shí)為了提高系統中設備對于不同應用的靈活性，一般都有超過(guò)一路的參考時(shí)鐘輸入到設備中。當設備中的時(shí)鐘單元在這些輸入的參考時(shí)鐘中切換時(shí)，要使時(shí)鐘單元的輸出要保持性能和時(shí)鐘的穩定性，這就要求時(shí)鐘電路具備holdover 功能，支持參考時(shí)鐘hitless 切換。

以往的模擬時(shí)鐘電路中所謂的holdover 功能，只是當發(fā)生時(shí)鐘切換時(shí)，鑒相器的電荷泵被強制輸出到VCC/2;但某些情況下，時(shí)鐘鎖定時(shí)的電荷泵電壓和VCC/2 差別比較大，這樣在時(shí)鐘切換的過(guò)程中，輸出時(shí)鐘的跳變可能會(huì )超出系統所能允許的范圍，造成系統的時(shí)序紊亂。

在TI 最新的時(shí)鐘去抖芯片LMK048XX 系列中，增加了電荷泵電壓跟蹤電路;這個(gè)電路實(shí)時(shí)采樣電荷本電壓并且保存更新到芯片的集成DAC 上;當芯片在輸入時(shí)鐘切換的過(guò)程中，電荷泵電壓輸出切換到DAC 的輸出上，這樣在參考時(shí)鐘切換前后，壓控電壓變化非常微小，保證了系統時(shí)鐘的穩定性。

LMK0480XX 系列時(shí)鐘器件的Holdover 功能是真正的hitless switch，下面的章節將詳細介紹holdover 的整個(gè)過(guò)程及相關(guān)的指標。

2、LMK0480x 系列產(chǎn)品holdover 功能介紹

LMK048xx 系列是TI 推出的新一代時(shí)鐘去抖芯片，采用了兩級鎖相環(huán)級聯(lián)的架構。第一級鎖相環(huán)，利用窄帶環(huán)路濾波器和外部VCXO，主要完成對輸入參考時(shí)鐘去抖;第二級環(huán)路濾波器主要利用高性能的內部鎖相環(huán)生成系統需要的各種時(shí)鐘。上文提到的Holdover 功能是第一級鎖相環(huán)具備的功能。

Figure 1 LMK0480X holdover 架構

上圖是LMK048XX holdover 的功能框圖。其中，CLKin0 和CLKin1 分別是來(lái)自網(wǎng)絡(luò )的兩個(gè)參考時(shí)鐘，選擇一路作為時(shí)鐘芯片以及系統的主時(shí)鐘。當網(wǎng)絡(luò )設備發(fā)生主從倒換或者業(yè)務(wù)切換時(shí)，時(shí)鐘芯片的參考時(shí)鐘也隨之切換。觸發(fā)參考時(shí)鐘切換的條件可以為a. PLL1 的DLD 狀態(tài)，b.外部管腳的硬件控制，c. 內部寄存器控制。下面的討論我們假定切換是以PLL1 的DLD 狀態(tài)觸發(fā)的。

當LMK048XX holdover 功能使能時(shí)，一個(gè)完整的參考切換過(guò)程如下圖所示，主要分為如下幾個(gè)步驟：

Figure 2 LMK0480X holdover 流程

Step1： PLL1 正常鎖定在CLKin0， PLL1 DLD 為高;LMK048XX 集成的counter ADC 跟蹤VCXO 的壓控電壓并更新集成的counter DAC， 更新的速率為PDF/DAC_CLK_DIV，每個(gè)更新周期內上升或下降一個(gè)LSB。

Step2：當CLKin0 由于某些原因丟失或出現比較大的頻率誤差時(shí)，PLL1 的鑒相誤差超過(guò)鎖定窗口(PLL1_WND_SIZE)，DLD 為低;DLD 為低時(shí)，ADC 停止跟蹤壓控電壓及更新DAC，DAC 的輸出保持在最后鎖定時(shí)的壓控電壓;DLD 拉低同時(shí)觸發(fā)LMK048XX 進(jìn)入holdover 狀態(tài)，內部開(kāi)關(guān)切換VCXO 的壓控電壓到DAC 輸出。

在這個(gè)過(guò)程中，由于A(yíng)DC/DAC 的DNL 誤差(+/-2LSB)，導致輸出頻率與鎖定頻率之間產(chǎn)生了頻率誤差，可以根據以下公式得到頻率誤差或頻率準確度：

Equation 1

一般情況下，holdover 的頻率誤差可以控制在0.5ppm。進(jìn)入holdover 功能以后，VCXO 的頻率穩定度主要取決于VCXO 以及LMK048XX 自身的溫度特性。

Step3： 當芯片檢測到CLKin1 的有效參考輸入后，LMK048XX 不會(huì )立即退出holdover;VCXO 的輸出首先會(huì )與CLKin1 的參考輸入進(jìn)行鑒相，只有連續HOLDOVER_DLD_CNT 個(gè)鑒相周期頻率誤差小于PLL1_WND_SIZE，LMK0480XX 將會(huì )退出holdover。按照最差情況下，如果要滿(mǎn)足退出條件，CLKin1 和VCO 的頻率誤差應該滿(mǎn)足：

Equation 2

退出holdover 所用的時(shí)間與CLKin1 和VCXO 的初始相位有關(guān)，考慮最差的情況，退出holdover 所用的時(shí)間為：

Equation 3

Step 4: 當LMK048XX 退出holdover 以后，VCXO 的Vtune 電壓切回到PLL1 charge pump 輸出，同時(shí)CLKin1 和VCXO 開(kāi)始鎖相。由于在退出holdover 的過(guò)程中，VCXO 和CLKin1 的相位已經(jīng)相當接近(PLL1_WND_SIZE)，所以在重新鎖定的過(guò)程中，VCXO 和CLKin1 的相位誤差迅速減小，滿(mǎn)足小于PLL1_WND_SIZE。一般情況下，這個(gè)時(shí)間不會(huì )大于20ms。

在LMK048XX 中，為了使芯片穩定鎖定，VCXO 和CLKin1 的誤差必須連續PLL1_DLD_CNT 個(gè)鑒相周期小于PLL1_WND_SIZE，DLD 才會(huì )置高上報芯片重新鎖定。重新鎖定的時(shí)間：

Equation 4

Step 5：當芯片再次鎖定，DLD 重新置高，觸發(fā)集成的ADC 重新跟蹤VCXO 的壓控電壓，并開(kāi)始更新DAC 輸出。

由于DAC 是coutner 型DAC，更新的速率為每個(gè)工作周期增加或降低一個(gè)1LSB。當考慮最差情況下，DAC 更新到VCC/2 的時(shí)間為：

Equation 5

LMK048XX 要求PFD/DAC_CLK_DIV 100KHz，以保證DAC 的更新速度。

至此，LMK048XX 已經(jīng)完成了輸入參考時(shí)鐘的整個(gè)平滑切換，進(jìn)入了重新鎖定的狀態(tài)。

3、Holdover 功能的參數設置

3.1 Holdover 功能的配置

使用holdover 功能，必須首先Holdover_Mode = Enable;在絕大多數的應用場(chǎng)景，內部的DAC 輸出需要跟蹤 VCXO Vtune 電壓，所以EN_Track = 1; 并且跟蹤電路的正常工作需要在PLL1 鎖定之前設置EN_Track =1;否則，當PLL1 鎖定之后，設置EN_Track=1 并不能使DAC 輸出跟蹤Vtune 電壓。