用S3C2410實(shí)現鐵路數據實(shí)時(shí)采集系統

摘 要 本文闡述了一種基于A(yíng)RM處理器的高性能遠程監控系統的組成、工作原理及其實(shí)現方法。該系統利用高性能處理器和移動(dòng)通信網(wǎng)絡(luò )構建具有實(shí)時(shí)數據處理能力、可提供遠端信息查詢(xún)和告警服務(wù)的平臺。
關(guān)鍵詞 ARM，嵌入式，監控

1 引 言

隨著(zhù)列車(chē)全面提速以及鐵路部門(mén)客貨運輸量不斷增大，鐵路線(xiàn)路負荷不斷加重，鐵路安全問(wèn)題日益突出。目前鐵道檢測部門(mén)主要采用鐵軌檢查車(chē)檢測鐵軌質(zhì)量，但是由于鐵軌檢查車(chē)價(jià)格昂貴，各機務(wù)段配備的數量有限，不能滿(mǎn)足鐵路檢測部門(mén)對鐵軌質(zhì)量數據連續檢測和積累的要求。因此鐵道檢測部門(mén)迫切需要一種可靠性高，實(shí)時(shí)性強的小型智能系統作為鐵軌檢查車(chē)的補充。針對這種情況，本文設計了一種新型鐵路線(xiàn)路質(zhì)量遠程實(shí)時(shí)監測系統。本系統綜合利用移動(dòng)通信和嵌入式系統設計等技術(shù)，實(shí)現了鐵軌數據的實(shí)時(shí)采集、分析、傳輸，以及自動(dòng)評估和報警。
ARM技術(shù)是嵌入式系統方面的主流技術(shù)。目前市場(chǎng)上ARM芯片速度可達幾百兆，以此為主控芯片可在硬件上實(shí)現高速、高精度且具有一定處理能力的數據采集處理通信系統。本系統采用的Samsung公司的S3C2410處理器，結合Windows CE操作系統來(lái)實(shí)現其功能。S3C2410處理器是一款低價(jià)、低功耗、高性能的16/32位系統微處理器，在嵌入式應用領(lǐng)域有著(zhù)良好的表現。S3C2410具有豐富的接口資源，能夠滿(mǎn)足本系統的設計需求。Windows CE操作系統是專(zhuān)門(mén)為掌上型電腦設計的電腦環(huán)境，它將便攜式技術(shù)和現有的Windows技術(shù)相結合，并提供了豐富的驅動(dòng)資源。本系統在設計中采用了CMDA模塊和USB接口。原始數據可通過(guò)USB接口取出，進(jìn)一步進(jìn)行事后處理。本系統通過(guò)CDMA模塊連接無(wú)線(xiàn)網(wǎng)絡(luò )，將處理完畢的數據實(shí)時(shí)地送到客戶(hù)端，以實(shí)現特定信息查詢(xún)和告警功能。

2 系統工作原理

系統分為ARM處理器模塊、協(xié)處理器FPGA模塊、A/D模塊、傳感器模塊和外部通信模塊5部分，基本結構如圖1所示。ARM處理器和現場(chǎng)可編程門(mén)陣列（FPGA）共同組成監控系統的核心處理單元。傳感器模塊采集的模擬信號經(jīng)A/D模塊量化后，存入FPGA生成的FIFO中；ARM處理器通過(guò)FPGA產(chǎn)生的中斷信號來(lái)讀取FIFO中的數據；數據處理完畢后ARM處理器通過(guò)FGPA控制CDMA模塊建立TCP/IP連接，連接一旦建立則通過(guò)無(wú)線(xiàn)網(wǎng)絡(luò )將數據傳回客戶(hù)端。

圖1 系統結構框圖

2.1 協(xié)處理器FPGA模塊
本系統的協(xié)處理器采用Xilinx公司的FPGA，型號為SPARTANIIE XC2S100E。該芯片共有2700個(gè)邏輯單元，10萬(wàn)個(gè)邏輯門(mén)，片內塊RAM為40 KB。協(xié)處理器內部結構見(jiàn)圖2。其具體實(shí)現以下功能：

• A/D模塊讀/寫(xiě)時(shí)序控制；
• 生成3個(gè)FIFO，其主要功能是存儲經(jīng)A/D編碼的數據；
• 提供ARM處理器控制信號。

FPGA芯片分4部分來(lái)實(shí)現上述功能：
（1） 內部控制信號產(chǎn)生器
FPGA對50 MHz時(shí)鐘分頻產(chǎn)生A/D芯片采樣時(shí)鐘Sampleclk和ARM處理器外部時(shí)鐘Sysclk；Sysclk經(jīng)鎖相環(huán)電路（PLL）后產(chǎn)生ARM處理器工作所需的時(shí)鐘信號。
（2） ARM控制器
提供ARM處理器正常工作所必須的各種控制信號；實(shí)現ARM處理器地址總線(xiàn)、數據總線(xiàn)和外部中斷信號接入。
（3） A/D控制器
控制A/D模塊的數據轉換。產(chǎn)生A/D轉換起始信號（/HOLD），檢測數據轉換完成信號（/EOC），產(chǎn)生FIFO寫(xiě)入信號，實(shí)現數據轉換通道選擇。
（4） FIFO存儲器
生成3個(gè)16位、數據深度為511的FIFO,完成A/D轉換數據的存儲。
2.2 ARM處理器模塊
ARM處理器模塊由FLASH、SDRAM和S3C2410共同構建。本系統選配用Samsung公司的K9F1208U0A構建8位FLASH存儲器系統。K9F1208U0A單片容量為64 MB；選用兩片單片容量為32 MB，數據寬度為16位的HY57V561620CT，并聯(lián)構建32位SDRAM存儲器系統，共64 MB的SDRAM空間可以滿(mǎn)足嵌入式操作系統和各種復雜算法的運行要求。ARM處理器對各模塊的控制則是通過(guò)底層驅動(dòng)控制協(xié)處理器FPGA產(chǎn)生各種控制信號來(lái)實(shí)現。

圖2 協(xié)處理器內部結構圖

2.3 A/D模塊
A/D轉換芯片采用TI公司的ADS8364芯片，它具有以下性能：

• 6個(gè)獨立數據輸出通道；
• 模擬信號差分輸入；
• 6個(gè)獨立的16位ADC；
• 采樣頻率最高為250 MHz；
• 采樣精度到最后兩位，且抗噪性能好。

通過(guò)FPGA內產(chǎn)生的采樣時(shí)鐘信號控制A/D模塊的采樣頻率。FPGA輸出寬度為一個(gè)時(shí)鐘周期的低電平脈沖到/HOLD_X引腳，A/D轉換開(kāi)始，經(jīng)16.5個(gè)時(shí)鐘周期后A/D轉換完成。A/D模塊根據FPGA內產(chǎn)生的讀信號和通道選擇信號選擇相應的FIFO存儲數據。
2.4 傳感器模塊
傳感器模塊可以根據所須采集的數據來(lái)選擇。本系統主要運用于火車(chē)機車(chē)車(chē)體震動(dòng)測量，所以采用3個(gè)使用ADXL105高精度單軸加速度傳感器芯片制作的加速度測量模塊。測量模塊分別安置于車(chē)體底部的垂直方向和水平方向，用于測量車(chē)體在X、Y、Z方向上的加速度。測量數據以差分信號的形式輸入到精密放大器中,經(jīng)比較放大后直接送到A/D模塊中。
2.5 外部通信模塊
外部通信模塊由兩部分組成： 485通信模塊和CDMA模塊。
485通信接口采用的是MAXIM公司的MAX1490芯片。這是一款完全隔離的485數據接口芯片，單工工作方式，傳輸波特率最大可達2.5 Mbps。其輸出引腳直接與ARM處理器的串口2(UART2)相連；ARM處理器通過(guò)串口2讀取時(shí)間和坐標等相關(guān)數據的廣播信息。ARM處理器串口0(UART0)與AnyData DTGS800 CDMA模塊相連；監測數據經(jīng)預處理后通過(guò)CDMA模塊發(fā)送到地面服務(wù)器。

3 軟件設計

軟件設計主要使用Embedded Visual C++語(yǔ)言和VHDL語(yǔ)言。VHDL語(yǔ)言用于編寫(xiě)FPGA程序；ARM處理器的調試則使用C語(yǔ)言。
系統開(kāi)始工作后ARM處理器和FPGA協(xié)處理器中的FIFO開(kāi)始初始化。經(jīng)A/D轉換后的數據存入3個(gè)數據輸出通道對應的FIFO中。FIFO中的數據容量達到一定限度即產(chǎn)生中斷，ARM處理器中的主程序產(chǎn)生中斷等待線(xiàn)程；一旦中斷產(chǎn)生則進(jìn)入中斷服務(wù)程序，讀取數據。數據經(jīng)檢測程序進(jìn)行預處理后通過(guò)CDMA模塊發(fā)送出去。圖3為系統工作流程圖。

圖3 系統工作流程圖

3.1 系統的同步處理
因為A/D模塊與FPGA協(xié)處理器上電即開(kāi)始工作而ARM處理器完成系統加載，端口初始化大概需要10 s左右的時(shí)間。在這個(gè)過(guò)程中FIFO中存儲的數據已經(jīng)被寫(xiě)滿(mǎn)。如果ARM處理器在程序加載完成后直接使用這部分數據則會(huì )產(chǎn)生檢測結果與廣播信息不匹配的問(wèn)題。為防止系統因各模塊工作時(shí)序混亂而出現的數據檢測錯誤的情況。在A(yíng)RM完成Windows CE系統加載并進(jìn)入檢測主程序后產(chǎn)生一個(gè)清零信號用于清除3個(gè)FIFO中的數據。實(shí)現系統的同步工作。
3.2 中斷的產(chǎn)生及處理
在本系統中如果對A/D轉換數據采用實(shí)時(shí)讀取的方式，則必然導致ARM處理器工作效率較低，所以在電路設計時(shí)采用了中斷方式。A/D模塊輸出數據以循環(huán)方式分別寫(xiě)入3個(gè)FIFO中。一旦FIFO中可使用數據容量減小到一定限度則產(chǎn)生中斷，ARM處理器進(jìn)入中斷服務(wù)程序并讀取FIFO中的數據。
3.3 列車(chē)廣播信息讀取
火車(chē)機車(chē)廣播信息通過(guò)監控設備不斷地發(fā)送廣播信息。信息傳輸以標準的RS485傳輸協(xié)議進(jìn)行，通信波特率為9600 bps，采用10位異步通信方式：1位起始位+8位數據位+1位停止位。每組數據包由17字節數據組成，包括月日時(shí)分秒、時(shí)速、公里標、交路號和車(chē)次。數據格式為：起始位+數據位+停止位+BCC校驗。其中：起始位為1字節，固定為0x02；數據位為14字節；停止位為1字節，固定為0x03；BBC校驗為1字節，是前面15字節的“異或”校驗。
軟件實(shí)現：接收廣播信息程序的實(shí)現主要是利用了Windows的消息機制。首先初始化S3C2410芯片的UART2口，包括設置波特率為9600 bps，配置端口，并將端口與事件綁定。然后啟動(dòng)線(xiàn)程不斷偵聽(tīng)端口。如果有數據輸入則會(huì )產(chǎn)生讀取事件，此時(shí)線(xiàn)程讀取一個(gè)字節的數據，并由串口將數據發(fā)送至主線(xiàn)程。最后，主線(xiàn)程通過(guò)相應函數接收數據，數據接收完畢則對數據進(jìn)行長(cháng)度檢測和異或校驗。如果檢驗通過(guò)則將數據轉存入二級緩存（一級緩存繼續存放數據），并通知上級模塊讀出數據；然后清空二級緩存，等待下次數據進(jìn)入。廣播信息讀取程序界面見(jiàn)圖4。
3.4 加速度數據獲取
數據采集是通過(guò)應用程序與驅動(dòng)程序的交互來(lái)完成的。實(shí)現交互的方式有很多，例如可以利用callback函數（回調函數）或將函數應用程序中的數據處理函數指針傳給驅動(dòng)，以及使用SETEVENT等來(lái)實(shí)現?？紤]到軟件的升級，本系統采用的是SETEVENT方法。Windows CE系統與PC上的系統存在很大差異。一旦系統的某些模塊有所改動(dòng)，必須重新編譯Windows CE系統和燒寫(xiě)FLASH，工作量較大。使用SETEVENT的方法可在不改動(dòng)驅動(dòng)的情況下對應用程序進(jìn)行調試，從而避免了反復燒寫(xiě)FLASH。
軟件設計思路：數據采集軟件啟動(dòng)后必須對FIFO中數據進(jìn)行復位。因為從Windows CE系統啟動(dòng)到數據采集軟件開(kāi)始工作需要15 s，但 A/D模塊及FIFO模塊在系統上電后即開(kāi)始工作，因此如果使用這部分數據就會(huì )造成數據與列車(chē)廣播信息的不匹配。驅動(dòng)程序在響應中斷后通過(guò)SETEVENT機制通知應用程序，此時(shí)數據讀取控制權就完全交給了頂層用戶(hù)。用戶(hù)可以根據自己的需要來(lái)控制數據的讀取及處理。數據采集程序界面見(jiàn)圖5。

4 結束語(yǔ)

本文所研制的系統綜合利用了移動(dòng)通信和嵌入式系統設計等技術(shù)，與傳統檢測設備相比，大大提高了線(xiàn)路監測的實(shí)時(shí)性及系統性。同時(shí)，該系統注重監測數據處理和檢測方法的研究，并在實(shí)際系統中加以應用。
本系統在設計時(shí)充分考慮了電路的靈活性和通用性，可根據不同的功能要求編寫(xiě)相應的VHDL語(yǔ)言程序。系統所使用的Windows CE操作系統可以任意裁剪，這對于功能的轉換很有幫助。本系統已研制完畢，現處于現場(chǎng)實(shí)驗階段。

圖4 廣播信息讀取程序 圖5 數據采集程序