基于MC8051軟核的星載智能1394終端

1引言

　　IEEE1394是一種高速串行總線(xiàn)，它最初是由Apple公司與20世紀80年代中期開(kāi)發(fā)的FireWire總線(xiàn)。1995年，IEEE制定并頒布了IEEE 1394-1995標準，并在2000年推出了IEEE 1394a標準，可以支持100Mbps、200Mbps和400Mbps的傳輸速率。在最新的IEEE1394B標準中，支持的傳輸速率提高到了800Mbps、1.6Gbps和3.2Gbps。IEEE1394總線(xiàn)以其高傳輸速率的特點(diǎn)已經(jīng)在視頻傳輸、網(wǎng)絡(luò )互聯(lián)及計算機外設等領(lǐng)域有了廣泛的應用[1]。目前在航空[2]及航天應用中對大量數據的高速實(shí)時(shí)傳輸要求不斷提高，IEEE1394具有數據傳輸速率高、支持等時(shí)傳輸等特點(diǎn)，因而成為未來(lái)星載數據總線(xiàn)的選擇之一。

　　在星載應用中，由于任務(wù)的多樣性，對星載總線(xiàn)接口的需求多種多樣。譬如部分載荷本身沒(méi)有集成1394接口卻需要用1394總線(xiàn)來(lái)傳輸數據；或者幾個(gè)載荷需要共用一個(gè)1394總線(xiàn)接口；或者是載荷自身沒(méi)有帶微控制器等控制單元。并且各種載荷對外的數據接口也是各不相同的。這時(shí)就需要一種體積小，簡(jiǎn)單并且易于擴充接口能的智能終端配合載荷一起工作。由于IEEE1394總線(xiàn)協(xié)議比較復雜，實(shí)際應用中大多數采用專(zhuān)用的1394總線(xiàn)芯片，面向專(zhuān)用系統的1394芯片都支持微處理器接口。常見(jiàn)的1394總線(xiàn)設計采用的是微處理器加上1394總線(xiàn)芯片及外圍邏輯芯片，這種設計方案需要的芯片數量多，接口設備體積大，擴充接口功能實(shí)現起來(lái)比較復雜。

　　針對IEEE1394星載應用的實(shí)際需要，本文基于MC8051軟核，提出一種簡(jiǎn)單、低功耗、小型化和易于擴展的IEEE1394智能終端設計方案，克服了以往1394總線(xiàn)接口硬件電路復雜、使用芯片多、體積大等缺點(diǎn)，并且可以很方便地擴展接口的其他功能。

　　2 系統實(shí)現方案

　　整個(gè)1934接口系統的框圖如圖1所示。采用的是Actel公司基于FLASH技術(shù)的ProASIC Plus系列FPGA芯片APA600。它具有單芯片上電即用、高性能和低功耗等特點(diǎn)[2]。由于上電即用，減小了電路板體積，有助于簡(jiǎn)化電路設計。在方案試驗中使用的是TI公司的鏈路層芯片TSB12LV32[3]和物理層芯片TSB41AB[4]。TSB12LV32是一款高性能的通用IEEE1394a鏈路層芯片，用于在主控制器和1394物理層芯片以及連接到鏈路層DM口的外部設備之間的數據傳輸。它兼容IEEE1394-1995和P1394a標準，支持400、200和100Mbps的傳輸速率。提供可選的具有多種操作模式的8位/16位微控制器接口，最大支持60MHz。芯片內部分別內置了2K字節大小的通用接口FIFO和異步傳輸FIFO，用于微控制器接口和物理層接口之間的數據包傳送，8位/16位數據移動(dòng)端口支持25MHZ下的等時(shí)、異步和數據流包的發(fā)送和接收。TSB41AB3是一款三端口兼容IEEE 1394-1995和P1394a標準400Mbps的物理層芯片.

在FPGA中整合了開(kāi)源的兼容標準8051的微控制器IP核MC8051，將程序存儲器、程序存儲器、外部數據存儲器以及UART和定時(shí)器都集成在一片FPGA中?？梢愿鶕蝿?wù)需要很方便地在FPGA內定制其他所需要的接口和邏輯單元，譬如AD/DA控制，CAN總線(xiàn)等。

　　通過(guò)上述三個(gè)部分可以構成面向特定應用的完整的1394總線(xiàn)接口系統。

　　3 基于MC8051 IP的1394總線(xiàn)接口設計

　　3.1 Oregano Systems MC8051 IP Core¬[5]

　　Oregano Systems公司發(fā)布的MC8051 IP Core是一個(gè)基于GUN LGPL的開(kāi)源IP Core。它完全兼容標準的8051控制器，并且對其體系結構作了改進(jìn)，在使用相同時(shí)鐘頻率情況下，將指令的執行時(shí)間下降到1到4個(gè)時(shí)鐘周期，因此速度得到了十幾倍的提升，并且降低了功耗。MC8051模型是可綜合RTL風(fēng)格，完全的同步設計，具有單一時(shí)鐘網(wǎng)絡(luò )，通過(guò)調整和修改VHDL代碼可以輕松地擴展其功能。具有128字節的片內RAM，最高可以支持64K的ROM和RAM，并且集成了UART、定時(shí)器、中斷和4組8位的I/O口。

3.2 MC8051設計要點(diǎn)