現場(chǎng)可編程門(mén)陣列的供電原理及應用
該器件可用于多個(gè)終端市場(chǎng),例如通信基礎設施、工業(yè)和儀器儀表、醫療保健以及高端消費電子市場(chǎng)。在這些終端市場(chǎng)的主要應用是分布式電源系統中的負載點(diǎn)穩壓器。
雖然DC-DC穩壓器的功效遠高于LDO,但通常認為其噪聲太高,無(wú)法在不顯著(zhù)降低其它參數性能的情況下,直接為高性能模數轉換器供電。模數轉換器的噪聲至少有兩個(gè)來(lái)源:通過(guò)電源紋波直接耦合至轉換器中的噪聲,以及磁耦合效益引起的噪聲。
圖5所示為一種實(shí)驗室設置,針對采用低噪聲LDO供電和采用開(kāi)關(guān)穩壓器ADP2114供電兩種情況,比較一個(gè)16位、125MSPS模數轉換器的性能。評估所用的AD9268可實(shí)現非常低的噪聲,信噪比(SNR)為78dB。DC-DC轉換器貢獻的額外噪聲或雜散成分很容易反映在該模數轉換器的輸出頻譜中,因此-152dBm/Hz的低本底噪聲使它非常適合評估開(kāi)關(guān)電源。

圖5 開(kāi)關(guān)電源供電測試
我們將ADP2114與低噪聲LDO穩壓器進(jìn)行比較。高性能、16位、125MSPS AD轉換器AD9268的評估結果表明:采用開(kāi)關(guān)穩壓器ADP2114供電與采用低噪聲LDO穩壓器供電相比,性能未受影響。
因此,ADP2114可以為用戶(hù)提供可配置能力、多樣化功能和靈活性,并且具有低噪聲特性和高轉換效率。同時(shí)能夠滿(mǎn)足各種客戶(hù)負載點(diǎn)電源要求,性?xún)r(jià)比高,是FPGA、ASIC、DSP和微處理器供電的理想選擇。ADI公司提供網(wǎng)絡(luò )工具可方便設計導入,同時(shí)提供評估板,有助于實(shí)現快速導入。
更多詳細內容,敬請登陸中電網(wǎng)在線(xiàn)座談網(wǎng)址:http://seminar.eccn.com
問(wèn)答選編
問(wèn):印刷電路板中大電流供電,除加寬導電銅箔外,是否需要進(jìn)一步采取鍍錫等措施?
答:加鍍錫一定程度上可以加大散熱面積,但是效果不一定特別明顯,最好還是加寬加厚導電銅箔。
問(wèn):在供電時(shí),如果沒(méi)考慮上電順序,對整個(gè)系統的運行會(huì )有什么影響?
答:這個(gè)問(wèn)題要針對系統的各個(gè)功能模塊對上電的要求,如果系統中的某些電路對上電有嚴格的順序,沒(méi)有考慮到的話(huà),很可能導致系統不工作。
問(wèn):電源紋波對FPGA性能有何影響?
答:工作時(shí)期的電源紋波要求、供電系統的壓降、電源通路的等效阻抗設計等參數都是用戶(hù)要特別留意的。建議在做大設計的時(shí)候一定要做電源完整性仿真,且要嚴格滿(mǎn)足設計約束。
問(wèn):在IPTV系統中的FPGA供電電源有什么要求嗎?
答:IPTV系統中FPGA的電源需求比較復雜,多達三種供電要求:內核電壓、I/O電壓和輔助電壓。為了實(shí)現可靠的系統性,必須對這些排序,需要用電壓管理芯片。
問(wèn):I/O是否可以承受5V電壓?
答:這個(gè)取決于I/O的供電電壓。如果數字部分是5V供電,那么就可以。
問(wèn):ADP2118的輸出電感和電容如何選擇?它和負載電流、緩升時(shí)間有多大關(guān)系?
答:ADP2118為內部補償器件,因此對輸出電感電容有一定的限制,輸出電容一般不能小于47uF,輸出電感建議為0.8~3.3uH(針對頻率設置為1.4MHz)、1.5~3.3uH(針對頻率設置為700kHz)。輸出電感電容的選擇和負載電流、軟啟動(dòng)時(shí)間并無(wú)太大關(guān)系。
問(wèn):ADP2114的PWM頻率是多大?都有什么封裝形式的?
答:有三種頻率可以選擇:300kH、600kHz、1.2MHz。封裝只有一種,即LFCSP,CP-32-2。
問(wèn):ADP2114強制PWM工作是如何降低EMI的?
答:ADP2114強制PWM工作時(shí),將使芯片在整個(gè)負載范圍內始終工作在同一個(gè)恒定頻率,因此相比較PFM/PWM自動(dòng)模式(開(kāi)關(guān)頻率會(huì )在輕載時(shí)自動(dòng)變化)來(lái)說(shuō),PWM工作能夠降低系統EMI以及系統噪聲。
問(wèn):FPGA電源的斜升時(shí)間(ramp-time)有哪些要求?
答:為確保供電,核心電壓VCCINT校正時(shí)間必須在一定范圍內。對于一些FPGA,過(guò)大的校正時(shí)間會(huì )產(chǎn)生更長(cháng)時(shí)間的供電電流,由于在變壓器啟動(dòng)treashold中VCCINT需要更長(cháng)時(shí)間。開(kāi)啟校正時(shí)間長(cháng)會(huì )引起熱壓力,如果電源向FPGA提供大電流。一些DC/DC變壓器提供可調節軟啟動(dòng),允許通過(guò)一個(gè)外部電容器控制校正時(shí)間。校正時(shí)間取決于FPGA制造商,典型取值為50ms~100ms。
問(wèn):FPGA供電電源的電壓功耗如何估計?電源功耗取決于哪些因素?
答:可以根據公式:Pd=(Vin-Vout)(IL)+(VIn)(Iground),其中IL是負載電流,根據公式可以看出與輸入、輸出電壓、負載電流、對地電流有關(guān)。
問(wèn):電路如何設計才能得到低紋波、低EMI、低噪聲電源?
答:首先選擇的電源應該是低紋波、低噪聲的電源,其次就是布局布線(xiàn)要參考芯片資料給出的建議。
評論