FPGA設計的高速FIFO電路技術(shù)

本文主要介紹高速FIFO電路在數據采集系統中的應用，相關(guān)電路主要有高速A/D轉換器、FPGA、SDRAM存儲器等。圖1為本方案的結構框圖。在大容量高速采集系統項目的開(kāi)發(fā)過(guò)程中，FPGA作為可編程邏輯器件，設計靈活、可操作性強，是高速數字電路設計的核心器件。由于FPGA內嵌存儲器的容量有限，通常不能夠滿(mǎn)足實(shí)際設計電路的需求，需要外接SRAM、SDRAM、磁盤(pán)陣列等大容量存儲設備。

A/D輸出的數據流速度快，經(jīng)過(guò)FPGA降速后，位數寬，速度仍然很高，不能直接存儲到外部存儲器。在設計時(shí)，要經(jīng)過(guò)FIFO緩存，然后才能存儲到外部存儲器。本設計的FIFO容量小、功能強，充分利用了FPGA內部FIFO電路的特點(diǎn)，結合實(shí)際電路，優(yōu)化了整個(gè)電路模型的設計。

　　異步FIFO生成

　　FIFO占用的內存資源為FPGA內嵌的block RAM，由Xilinx公司提供的ISE開(kāi)發(fā)平臺自動(dòng)生成。讀寫(xiě)時(shí)鐘有通用時(shí)鐘和獨立時(shí)鐘可選，我們采用獨立時(shí)鐘，rd_clk和wr_clk獨立，為了保證在高速采集時(shí)數據不丟失，rd_clk頻率不低于wr_clk。FIFO讀模式采用標準FIFO，每次啟動(dòng)采集時(shí)都要對FIFO進(jìn)行復位，為異步復位，初始化內部指針和輸出寄存器。在FIFO生成過(guò)程中，我們啟用almost_full 和almost_empty選項，以及prog_full 和prog_empty選項，prog_full和prog_empty要進(jìn)行參數設置，具體設置參數如圖2所示。

　　FIFO接口信號定義

　　根據FIFO的生成過(guò)程，在圖3中給出了讀寫(xiě)時(shí)鐘域的信號定義，所有的在寫(xiě)時(shí)鐘域的輸入信號都必須經(jīng)過(guò)寫(xiě)時(shí)鐘同步，所有的在讀時(shí)鐘域的輸入信號都要經(jīng)過(guò)讀時(shí)鐘同步。信號經(jīng)過(guò)時(shí)鐘同步后，可以確保在讀寫(xiě)過(guò)程中不會(huì )出現亞穩態(tài)，導致讀寫(xiě)操作出現錯誤。

下面對讀寫(xiě)時(shí)鐘域定義信號給予說(shuō)明：

　　rst:復位信號，高有效，異步復位，每次啟動(dòng)采集都要首先對FIFO進(jìn)行復位;

　　wr_clk：寫(xiě)時(shí)鐘;

　　wr_en：與寫(xiě)時(shí)鐘同步;

　　din：輸入數據總線(xiàn);

　　rd_clk:讀時(shí)鐘;

　　dout：輸出數據總線(xiàn);

　　full：FIFO全滿(mǎn)標志;