FPGA全局時(shí)鐘資源相關(guān)原語(yǔ)及使用

　FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現，并設計了專(zhuān)用時(shí)鐘緩沖與驅動(dòng)結構，從而使全局時(shí)鐘到達芯片內部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專(zhuān)用時(shí)鐘資源與數字延遲鎖相環(huán)(DLL)的數目不斷增加，最新的Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數字時(shí)鐘管理模塊(DCM)。

　　與全局時(shí)鐘資源相關(guān)的原語(yǔ)常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等。

　　1. IBUFG即輸入全局緩沖，是與專(zhuān)用全局時(shí)鐘輸入管腳相連接的首級全局緩沖。所有從全局時(shí)鐘管腳輸入的信號必須經(jīng)過(guò)IBUF元，否則在布局布線(xiàn)時(shí)會(huì )報錯。IBUFG支持AGP、CTT、GTL、GTLP、HSTL、LVCMOS、LVDCI、LVDS、LVPECL、LVTTL、PCI、PCIX和SSTL等多種格式的IO標準。

　　2. IBUFGDS是IBUFG的差分形式，當信號從一對差分全局時(shí)鐘管腳輸入時(shí)，必須使用IBUFGDS作為全局時(shí)鐘輸入緩沖。IBUFG支持BLVDS、LDT、LVDSEXT、LVDS、LVPECL和ULVDS等多種格式的IO標準。

　　3. BUFG是全局緩沖，它的輸入是IBUFG的輸出，BUFG的輸出到達FPGA內部的IOB、CLB、選擇性塊RAM的時(shí)鐘延遲和抖動(dòng)最小。

　　4. BUFGCE是帶有時(shí)鐘使能端的全局緩沖。它有一個(gè)輸入I、一個(gè)使能端CE和一個(gè)輸出端O。只有當BUFGCE的使能端CE有效(高電平)時(shí)，BUFGCE才有輸出。

　　5. BUFGMUX是全局時(shí)鐘選擇緩沖，它有I0和I1兩個(gè)輸入，一個(gè)控制端S，一個(gè)輸出端O。當S為低電平時(shí)輸出時(shí)鐘為I0，反之為I1。需要指出的是BUFGMUX的應用十分靈活，I0和I1兩個(gè)輸入時(shí)鐘甚至可以為異步關(guān)系。

　　6. BUFGP相當于IBUG加上BUFG。

　　7. BUFGDLL是全局緩沖延遲鎖相環(huán)，相當于BUFG與DLL的結合。BUFGDLL在早期設計中經(jīng)常使用，用以完成全局時(shí)鐘的同步和驅動(dòng)等功能。隨著(zhù)數字時(shí)鐘管理單元(DCM)的日益完善，目前BUFGDLL的應用已經(jīng)逐漸被DCM所取代。

　　8. DCM即數字時(shí)鐘管理單元，主要完成時(shí)鐘的同步、移相、分頻、倍頻和去抖動(dòng)等。DCM與全局時(shí)鐘有著(zhù)密不可分的聯(lián)系，為了達到最小的延遲和抖動(dòng)，幾乎所有的DCM應用都要使用全局緩沖資源。DCM可以用Xilinx ISE軟件中的Architecture Wizard直接生成。

　　全局時(shí)鐘資源的使用方法(五種)

　　1：IBUFG + BUFG的使用方法：

　　IBUFG后面連接BUFG的方法是最基本的全局時(shí)鐘資源使用方法，由于IBUFG組合BUFG相當于BUFGP，所以在這種使用方法也稱(chēng)為BUFGP方法。

　　2. IBUFGDS + BUFG的使用方法：

　　當輸入時(shí)鐘信號為差分信號時(shí)，需要使用IBUFGDS代替IBUFG。

　　3. IBUFG + DCM + BUFG的使用方法：

　　這種使用方法最靈活，對全局時(shí)鐘的控制更加有效。通過(guò)DCM模塊不僅僅能對時(shí)鐘進(jìn)行同步、移相、分頻和倍頻等變換，而且可以使全局時(shí)鐘的輸出達到無(wú)抖動(dòng)延遲。

　　4. Logic + BUFG的使用方法：

　　BUFG不但可以驅動(dòng)IBUFG的輸出，還可以驅動(dòng)其它普通信號的輸出。當某個(gè)信號(時(shí)鐘、使能、快速路徑)的扇出非常大，并且要求抖動(dòng)延遲最小時(shí)，可以使用BUFG驅動(dòng)該信號，使該信號利用全局時(shí)鐘資源。但需要注意的是，普通IO的輸入或普通片內信號進(jìn)入全局時(shí)鐘布線(xiàn)層需要一個(gè)固有的延時(shí)，一般在10ns左右，即普通IO和普通片內信號從輸入到BUFG輸出有一個(gè)約10ns左右的固有延時(shí)，但是BUFG的輸出到片內所有單元(IOB、CLB、選擇性塊RAM)的延時(shí)可以忽略不計為“0”ns。

　　5. Logic + DCM + BUFG的使用方法：

　　DCM同樣也可以控制并變換普通時(shí)鐘信號，即DCM的輸入也可以是普通片內信號。使用全局時(shí)鐘資源的注意事項全局時(shí)鐘資源必須滿(mǎn)足的重要原則是：使用IBUFG或IBUFGDS的充分必要條件是信號從專(zhuān)用全局時(shí)鐘管腳輸入。換言之，當某個(gè)信號從全局時(shí)鐘管腳輸入，不論它是否為時(shí)鐘信號，都必須使用IBUFG或IBUFGDS;如果對某個(gè)信號使用了IBUFG或IBUFGDS硬件原語(yǔ)，則這個(gè)信號必定是從全局時(shí)鐘管腳輸入的。如果違反了這條原則，那么在布局布線(xiàn)時(shí)會(huì )報錯。這條規則的使用是由FPGA的內部結構決定的：IBUFG和IBUFGDS的輸入端僅僅與芯片的專(zhuān)用全局時(shí)鐘輸入管腳有物理連接，與普通IO和其它內部CLB等沒(méi)有物理連接。另外，由于BUFGP相當于IBUFG和BUFG的組合，所以BUFGP的使用也必須遵循上述的原則。

　　全局時(shí)鐘資源的例化方法

　　全局時(shí)鐘資源的例化方法大致可分為兩種：

　　一是在程序中直接例化全局時(shí)鐘資源;

　　二是通過(guò)綜合階段約束或者實(shí)現階段約束實(shí)現對全局時(shí)鐘資源的使用;

　　第一種方法比較簡(jiǎn)單，用戶(hù)只需按照前面講述的5種全局時(shí)鐘資源的基本使用方法編寫(xiě)代碼或者繪制原理圖即可。

　　第二方法是通過(guò)綜合階段約束或實(shí)現階段的約束完成對全局時(shí)鐘資源的調用，這種方法根據綜合工具和布局布線(xiàn)工具的不同而異。