基于Hyperlynx的DDR2嵌入式系統設計與仿真

摘 要： 介紹了DDR2嵌入式系統的仿真模型以及Hyperlyxn仿真工具，并基于Hyperlyxn仿真工具對IBIS模型進(jìn)行仿真分析，給出了一個(gè)具體的DDR2嵌入式系統的設計過(guò)程和方法。

　　現代電子設計和芯片制造技術(shù)正在飛速發(fā)展，電路的復雜度、元器件布局以及布線(xiàn)密度、開(kāi)關(guān)速度、時(shí)鐘和總線(xiàn)頻率等各項指標參數都呈快速上升趨勢。當上升時(shí)間超過(guò)傳輸延時(shí)的1/6時(shí)，反射、串擾、振蕩以及傳輸線(xiàn)效應等涉及到的時(shí)序、信號完整性(SI)、EMI等一系列問(wèn)題決定著(zhù)產(chǎn)品設計的成敗。特別是DDR2系統，可支持高達9.6 GB/s的帶寬(FB-DIMMs)，時(shí)鐘頻率高達0.9 GHz，高速DDR2系統的信號完整性和時(shí)序問(wèn)題，己經(jīng)成為設計能否成功的關(guān)鍵因素之一。因此，在印制電路板(PCB)設計完成之前，運用仿真工具對PCB進(jìn)行板級的信號完整性仿真和時(shí)序分析，進(jìn)行分析和設計的優(yōu)化，可以發(fā)現調試過(guò)程中可能產(chǎn)生的問(wèn)題，從而可節約成本、縮短產(chǎn)品的設計周期。

　　1 模型的選取

　　在基于計算機分析信號完整性和時(shí)序分析的過(guò)程中，建立實(shí)際驅動(dòng)IC的模型十分關(guān)鍵。目前主要有三種可以用于PCB板級信號完整性分析的模型:SPICE模型、IBIS模型和AMS模型。

　　IBIS模型由于采用IN和V/T表的形式來(lái)描述I/O單元和引腳的特性，不但方便易得，而且不依賴(lài)于不同的仿真工具，計算量較小。

　　SPICE模型需要IC廠(chǎng)商提供詳細、準確描述I/O單元的內部設計和晶體管制造參數這些涉及到知識產(chǎn)權的機密數據，所以SPICE模型不易獲取。其分析精度主要取決于模型參數的來(lái)源(即數據的精確性)以及模型方程式的適用范圍。使用不同仿真工具進(jìn)行SPICE模型仿真時(shí)，會(huì )產(chǎn)生不同的分析精度。

　　AMS建模語(yǔ)言與IBIS模型同樣也是數據形式來(lái)描述IC的特性，可以應用在多種不同類(lèi)型的仿真工具中。AMS模型在PCB板級信號完整性分析中的可行性和計算精度毫不遜色于SPICE和IBIS模型，但目前支持的仿真工具還不是很多。

　　綜合比較上述三種模型，由于IBIS模型的方便、快捷、具有必要的精確度以及精度不依賴(lài)于仿真工具的優(yōu)點(diǎn)，本文選取IBIS模型進(jìn)行仿真。

　　2 仿真工具的選取

　　Mentor公司推出的仿真工具其功能十分強大，Hyperlynx可進(jìn)行多電路板分析，包括趨膚效應、電介質(zhì)損耗效應、損耗傳輸線(xiàn)效應的精確模擬，具有數千兆位信號的內部符號干擾圖表分析功能；可為多位激勵源、抖動(dòng)、眼圖和眼罩定義區域；可以建立隨頻率變化的過(guò)孔模型而進(jìn)行分析；進(jìn)行差分信號模擬和分析來(lái)對包括差分阻抗和不同終端負載的優(yōu)化；Terminator Wizard能夠分析并計算出使用包括串聯(lián)終端、并聯(lián)、并聯(lián)交流電和差分最佳的終端方案；通過(guò)輻射法和傳輸線(xiàn)電流分析來(lái)發(fā)現EMC故障問(wèn)題；支持所有的PCB布線(xiàn)和布局程序。

　　Hyperlynx還可方便地采用IBIS或HSPICE模型進(jìn)行仿真，自帶7 000個(gè)通用IC模型庫，或根據數據簿信息運用可視化IBIS編輯器允許測試和編輯IBIS模式來(lái)創(chuàng )建用戶(hù)的模型。Hyperlynx還具有界面友好、方便易用的優(yōu)點(diǎn)。綜合Hyperlynx的優(yōu)點(diǎn)，本文選取Hyperlynx進(jìn)行仿真分析。

　　3 設計實(shí)例

　　下面給出應用Hyperlynx7.7前仿真工具Linesim和級仿真工具Boardsim利用IBIS模型對基于MIPS架構的XLS606 CPU的信號線(xiàn)進(jìn)行分析。

　　CPU的最大外頻為1 GHz，內存選用Micron公司的DDR2-800，信號線(xiàn)走中間層，參考上下兩層地，因為信號工作頻率達到400 MHz，故布線(xiàn)密度大，很容易出現信號完整性問(wèn)題。

　　布線(xiàn)前仿真可以根據PCB對信號完整性的要求，幫助設計者合理布置元器件、規劃系統時(shí)鐘網(wǎng)絡(luò )以及確定關(guān)鍵線(xiàn)網(wǎng)的端接策略。在布線(xiàn)過(guò)程中跟蹤設計，隨時(shí)反饋布線(xiàn)效果，確定PCB布線(xiàn)的約束規則，如參數設置和布線(xiàn)約束等(這里不詳細敘述)。